Caractérisation de covert channels dans un processeur out of order RISC-V H/F

CEA; Grenoble; Sur place; EUR 20 000 - 40 000; Plein temps

Résumé du poste

Un institut de recherche technologique recherche un stagiaire pour la caractérisation de covert channels. Le candidat travaillera dans un environnement de recherche de renommée mondiale, avec des équipements de pointe. Les responsabilités incluent l'évaluation de méthodes pour modéliser des canaux cachés dans les processeurs, et le stage dure 5 à 6 mois. Une connaissance des FPGA, C/C++, et Python est requise.

Prestations

Accès à des équipements de pointe

Opportunité d'apprendre dans un environnement collaboratif

Qualifications

• Connaissance des flots de conception FPGA.
• Ouverture d'esprit et bonne autonomie.
• Intérêt pour le fonctionnement en projets.

Responsabilités

• Évaluer une méthode pour l'estimation des probabilités conditionnelles.
• Générer des suites d'instructions pour simulation.
• Traiter les signaux internes pour dériver les matrices de transition.

Connaissances

Machine learning

Deep learning

IA

Architecture des processeurs

Programmation (C/C++ et Python)

Outils

Vivado

C/C++

Python

Description du poste

Caractérisation de covert channels dans un processeur out of order RISC-V H/F

Détail de l'offre

Informations générales

Entité de rattachement

Le CEA est un acteur majeur de la recherche, au service des citoyens, de l'économie et de l'Etat. Il apporte des solutions concrètes à leurs besoins dans quatre domaines principaux : transition énergétique, transition numérique, technologies pour la médecine du futur, défense et sécurité sur un socle de recherche fondamentale. Le CEA s'engage depuis plus de 75 ans au service de la souveraineté scientifique, technologique et industrielle de la France et de l'Europe pour un présent et un avenir mieux maîtrisés et plus sûrs. Implanté au cœur des territoires équipés de très grandes infrastructures de recherche, le CEA dispose d\"un large éventail de partenaires académiques et industriels en France, en Europe et à l\"international. Les 20 000 collaboratrices et collaborateurs du CEA partagent trois valeurs fondamentales : La conscience des responsabilités, La coopération, La curiosité.

Référence

2025-37224

Description de l'unité

Situé à Grenoble, le Département DSYS du LETI conduit des travaux de recherche et développement (R&D) qui visent la conception et la réalisation de solutions innovantes pour l'industrie au sens large (TPE, PME, ETI, GG) et pour des secteurs applicatifs variés (transport, sécurité, biens de consommation, habitat, industrie, santé, …). Il s'appuie sur un socle d'expertises couvrant : les communications au sens large (sans fil ou filaire ; courte et longue portée ; par ondes radio, lumière, couplage inductif…), les capteurs et les systèmes de capteurs miniatures, la gestion, la récupération et la conversion d'énergie pour des microsystèmes mais également pour des systèmes macroscopiques à travers le laboratoire commun Leti – Liten, et la sécurisation des composants et systèmes électroniques et l'évaluation de leur vulnérabilité aux attaques.

Description du poste

Intitulé de l'offre: Caractérisation de covert channels dans un processeur out of order RISC-V H/F

Sujet de stage

Dans le laboratoire LSCO du LETI/DSYS nous nous intéressons à la sécurité des processeurs et en particulier nous cherchons à les protéger contre les attaques dites transitoires (Spectre). Elles utilisent des canaux cachés dans les microarchitectures des CPUs pour exfiltrer des données secrètes entre deux processus ou entre deux modes de privilèges. Nous avons modélisé ces covert channels avec une approche probabiliste basée sur des chaînes de Markov cachées. Nous aimerions dans le cadre de ce stage évaluer une méthode permettant l'estimation empirique des probabilités conditionnelles de ce modèle. On pourra se baser sur la génération dirigée de suites d\"instructions qui pourront ensuite être simulé dans un processeur d\"applications out of order RISC-V pour dériver les matrices de transition de notre modèle. Au final, nous pourrions obtenir une cartographie des microarchitectures pouvant fuir des données.

Durée du contrat (en mois)

5 à 6 mois

Description de l'offre

Rejoignez-nous en stage !

En tant que stagiaire au CEA-LETI (Institut de recherche technologique de CEA Tech), vous aurez l\"opportunité de travailler au sein d\"un environnement de recherche de renommée mondiale. Nos équipes sont composées d\'experts passionnés et dédiés, offrant un cadre propice à l\'apprentissage et à la collaboration. Vous aurez accès à des équipements de pointe et à des ressources de recherche de premier ordre pour mener à bien vos missions.

Pour contribuer au transfert industriel d’innovations pour des applications dans le domaine de l’industrie, de l’aéronautique, de la bio production, du sport ou encore de l’agriculture et de la préservation des ressources, en réalisant des cartes électroniques et de la programmation pour des systèmes embarqués.

Dans le laboratoire LSCO du LETI/DSYS nous nous intéressons à la sécurité des processeurs et en particulier nous cherchons à les protéger contre des attaques dites transitoires (Spectre). Elles utilisent des canaux cachés dans les microarchitectures des CPUs pour exfiltrer des données secrètes entre deux processus ou entre deux modes de privilèges. Nous avons modélisé ces covert channels avec une approche probabiliste basée sur des chaînes de Markov cachées. Nous aimerions dans le cadre de ce stage évaluer une méthode permettant l\"estimation empirique des probabilités conditionnelles de ce modèle de chaîne de Markov. On pourra se baser sur la génération dirigée de suites d\"instructions qui pourront ensuite être simulé dans un processeur d\"applications out of order RISC-V. Les valeurs des signaux internes pourront alors être traitées pour dériver les matrices de transition de notre modèle. Au final, nous pourrions obtenir une cartographie des microarchitecture pouvant fuir des données.

Moyens / Méthodes / Logiciels

Connaissance des flots de conception FPGA (Vivado), C/C++, Python

Profil du candidat

• En machine learning, deep learning et IA
• En architecture des processeurs
• En programmation (C/C++ et Python)

Des expériences :

• En conception numérique et sécurité
• Ouverture d\'esprit et bonne autonomie
• Intérêt pour le fonctionnement en projets

Pourquoi venir au LETI – DSYS ?

Un poste au cœur de la métropole grenobloise, facilement accessible via la mobilité douce favorisée par le CEA,

Un environnement unique de recherche dédié à des thématiques à fort enjeu sociétal, comme la préservation des ressources (économie de la fonctionnalité, monitoring et optimisation de la consommation en eau…) ou l’efficacité énergétique (maintenance prévisionnelle, optimisation des process)

Une expérience sur une thématique à la pointe de l’innovation, comportant un fort potentiel de développement industriel, par exemple dans le domaine de l’aéronautique ou de la bioproduction.

Des formations pour renforcer vos compétences ou en acquérir de nouvelles, en électronique embarquée, en mécatronique, ou en simulation de systèmes multiphysiques multi-échelles.

Un équilibre vie privé – Stage

Localisation du poste

France, Auvergne-Rhône-Alpes, Isère (38)