Senior Verification Engineer

SiPearl; Île-de-France; Sur place; EUR 60 000 - 90 000; Plein temps

Résumé du poste

Une entreprise innovante en microélectronique cherche un architecte de vérification avec 7 à 10 ans d'expérience. Vous serez responsable de définir l'architecture de la plateforme de vérification et d'encadrer une équipe d'ingénieurs. Une maîtrise de SystemVerilog, UVM et une bonne communication en français et anglais sont nécessaires. Rejoignez-nous pour participer à des projets techniques de pointe!

Qualifications

• 7 à 10 ans d'expérience en vérification ASIC/SoC.
• 3 à 5 ans dans un rôle d'architecte ou de lead.
• Bonne compréhension des architectures SoC et protocoles de communication.

Responsabilités

• Définir l'architecture de la plateforme de vérification.
• Développer et maintenir les environnements de test.
• Encadrer et accompagner une équipe d'ingénieurs.

Connaissances

Vérification ASIC/SoC

SystemVerilog

UVM

C/C++

Python

Gestion d'équipe

Communication

Formation

Bac +5 ou Doctorat en électronique, microélectronique, informatique embarquée

Outils

Synopsys VCS

Cadence Xcelium

Mentor Questa

Description du poste

Overview

Dans ce rôle, vous travaillerez en étroite collaboration avec notre Vérification Team Lead afin de définir et piloter l’architecture de la plateforme de vérification des microprocesseurs de SiPearl. Vous serez un acteur clé dans la conception et la validation de nos SoC de nouvelle génération, tout en encadrant une équipe d’ingénieurs.

Responsabilités

• Définir l’architecture de la plateforme de vérification (UVM / SystemVerilog, C / C++, Python…).
• Développer et maintenir les environnements de test, bancs de vérification et simulations fonctionnelles.
• Planifier, prioriser et suivre les activités de vérification tout au long du cycle de développement.
• Encadrer et accompagner une équipe d’ingénieurs en vérification.
• Collaborer avec les architectes systèmes, les équipes design et logiciel embarqué.

Ce qui vous permettra de réussir dans ce rôle

• Minimum 7 à 10 ans d’expérience en vérification ASIC / SoC, dont 3 à 5 ans dans un rôle d’architecte ou de lead.
• Maîtrise de SystemVerilog / UVM, VHDL / Verilog, C / C++, scripts Python / TCL.
• Expérience confirmée en gestion d’équipe et pilotage de projets techniques.
• Bonne compréhension des architectures SoC et protocoles de communication (AXI, AHB, PCIe, Ethernet…).
• Leadership, capacité à fédérer une équipe et excellentes compétences en communication.
• Formation : Bac +5 ou Doctorat en électronique, microélectronique, informatique embarquée ou équivalent.
• Langues : Français courant et anglais professionnel (lu, écrit, parlé).

Une expérience dans les domaines suivants est un plus

• Méthodologies de vérification formelle, assertions (SVA).
• Outils de simulation (Synopsys VCS, Cadence Xcelium, Mentor Questa).
• Participation à des projets innovants de pointe dans un environnement international.

Cher(e) candidat(e), même si vous estimez ne pas remplir toutes les qualifications mentionnées ci-dessus, veuillez postuler quand même et nous expliquer pourquoi vous pensez être la personne qu’on recherche.