Définition de l’architecture produit avec le responsable des études
- Prise en main d’IP fournis par des tierces parties et intégration dans nos designs
- Paramétrage et tests d’IP constructeur (DDR controller et Hi speed Serdes)
- Design de la partie multiplexage TDM et routage des flux au travers des FPGA
- Implémentation et test Codage en vhdl, Toplevel schematic de préférence
- Evolutions sur des designs existants
- Cible majoritairement Altera Cyclone, Arria
Connaissances des outils intel (simulation, synthese, timing)
- Développement sur derniers FPGA intel, possibilité de switcher sur Xilinx pour de nouveaux produits
- Utilisation de mémoires DDR 3 et 4 rattachées au FPGA
- Développement d’IP from scratch ou reprise de blocs d’IP existants
- Technologie FPGA et interfaces bas niveau (SERDES, PCI-Express)
- Maîtrise des outils de développement FPGA cibles Altera (Quartus)
- Les protocoles et standards bas niveau (PCI-Express, SPI, I2C, Mémoires)
- La taille très humaine de la société nécessite une capacité à gérer de gros projets en autonomie
Les connaissances suivantes seront un plus apprécié :
- Les normes de compression vidéo (MPEG-2, H
- Le langage de programmation TCL (écriture de scripts)