Ingénieur en Implémentation Physique Backend sur Cible Asic - Soc H / F

ELSYS Design; Vallauris; Sur place; EUR 40 000 - 60 000; Plein temps

Résumé du poste

Une entreprise spécialisée en systèmes embarqués recherche un(e) ingénieur(e) en implémentation physique pour conduire les processus d'implémentation sur des cibles ASIC. Vous serez responsable de l'optimisation des performances du design et de l'intégration de techniques de testabilité. Ce poste requiert une solide maîtrise des outils IC Compiler et Innovus, ainsi qu'une bonne connaissance des langages Verilog et SystemVerilog. Des avantages attractifs comme des RTT et des primes sont offerts.

Prestations

10 jours de RTT par an

Allocation repas prise en charge

Mutuelle Santé Famille

Compte Epargne Temps

Participation et Intéressement

Prime de cooptation de 1000 ou 1500 €

Prime de vacances

Prime Transport de 200 € net par an et 50 € brut mensuel

Qualifications

• Solide expérience en implémentation physique sur des cibles ASIC / SoC.
• Maîtrise avancée du langage TCL ou Python.
• Expérience dans l'implémentation de blocs en technologie avancée (40, 28nm).

Responsabilités

• Conduire l'implémentation physique du design vers le format GDSII.
• Intégrer des techniques de DFT pour garantir la testabilité.
• Superviser le placement et le routage pour assurer l'intégrité du signal.

Connaissances

Implémentation physique

Langage TCL ou Python

Langages Verilog et SystemVerilog

Outils IC Compiler, Innovus

Analyse des timings

Debugging

Formation

Ingénieur(e) de formation

Outils

IC Compiler

Innovus

Description du poste

Responsabilités

• Implémentation Physique (Synthèse vers GDSII) : conduire l'ensemble du processus d'implémentation physique, assurant une transformation efficace du design et de la synthèse vers le format GDSII.
• Synthèse DC / DCTopo : maîtriser les outils d'implémentation physique orientés ASIC, tels que IC Compiler (Synopsys) et Innovus (Cadence), pour optimiser les performances du design tout en respectant les contraintes.
• DFT (Design For Testability) : intégrer des techniques de DFT pour garantir la testabilité du produit final, en mettant en œuvre des mécanismes de test efficaces.
• Vérifications d'équivalence et Simulation Gate-Level : exécuter des vérifications d'équivalence à différentes étapes du flux de conception et effectuer des simulations gate-level pour valider le comportement du design.
• Analyses Timings et Debug : mener des analyses minutieuses des timings pour optimiser les performances et identifier/résoudre rapidement les problèmes de conception.
• Placement, optimisation, synthèse de l'arbre d'horloge et routage : superviser le placement stratégique des composants, l'optimisation globale du design, la synthèse de l'arbre d'horloge et le routage pour assurer l'intégrité du signal.
• Vérifications d'approbation : initier des vérifications rigoureuses pour garantir que le design répond aux normes requises, assurant que la puce puisse être fabriquée avec succès.
• Ecriture du GDSII : finaliser le processus en générant le fichier GDSII prêt à être utilisé dans la phase de fabrication.

L'agence de rattachement de cette offre se situe à Nice-Sophia-Antipolis.

Profil Recherché

• Ingénieur(e) de formation avec une solide expérience en implémentation physique sur des cibles ASIC / SoC.
• Maîtrise des outils tels que IC Compiler de Synopsys et Innovus de Cadence.
• Compétence avancée dans le langage TCL ou Python.
• Connaissance approfondie des langages Verilog et / ou SystemVerilog.
• Expérience dans l'implémentation de blocs en technologie avancée (40, 28nm) et de floorplanning d'ASIC complexes (15M d'instances et +).
• Maîtrise de l'anglais (écrit et oral) pour une coopération efficace avec des ingénieurs anglophones.

Avantages Salariaux

• 10 jours de RTT par an
• Allocation repas ou Titre restaurant presque intégralement pris en charge
• Mutuelle Santé Famille
• Compte Epargne Temps
• Participation et Intéressement
• Prime de cooptation de 1000 ou 1500 €
• Prime de vacances
• Prime Transport de 200 € net par an et 50 € brut mensuel

Qui sommes-nous

ELSYS Design, c'est à l'origine l'histoire de deux ingénieurs, Radomir & François, qui ont choisi de fonder une entreprise spécialisée dans les systèmes embarqués.

Vous trouverez trois principaux domaines d'expertise chez ELSYS Design : la micro-électronique (FPGA, ASIC, SoC), la carte électronique et le logiciel embarqué. Nous les mettons en œuvre au sein de nos bureaux d'études pour réaliser des solutions complètes, ou directement chez nos clients multisectoriels pour les aider à relever les défis liés à la conception et au développement de leurs technologies de pointe.

Nos fondateurs, business managers et équipes techniques sont tous ingénieurs de formation. Ils sont animés par une passion commune pour la technique, qui constitue un élément important de notre identité.

Si vous aussi, vous voulez écrire la suite de l'histoire avec nous, rejoignez ELSYS Design !