Stage : DEVELOPPEMENT D'UNE IP DE PILE PROTOCOLAIRE MULTIMODALE (FILAIRE ET SANS FILS) EN VHDL F / H

EDF; Chatou; Sur place; EUR 40 000 - 60 000; Plein temps

Résumé du poste

Une entreprise de recherche en énergie cherche un stagiaire pour développer un prototype en VHDL. Le projet inclut la création de la plateforme Pocket Factory pour tester un protocole innovant en réseau. Les compétences requises incluent le développement en VHDL et la capacité à déboguer des systèmes complexes. Le stage de 6 mois, rémunéré, se déroulera à Chatou à partir de février ou mars.

Qualifications

• Capacité à s’approprier un projet VHDL de 4000 lignes.
• Excellentes compétences en débogage.
• Travail autonome et en synthèse.

Responsabilités

• Développer le prototype P3M-lite en VHDL.
• Création d'une plateforme d’évaluation modulaire P3M.
• Maintenir le bon fonctionnement du réseau P3M.

Connaissances

Aptitude à développer en VHDL

Débogage sous Vivado et/ou Quartus

Curiosité et créativité

Autonomie

Formation

Formation d’ingénieur ou Master spécialisé en Système embarqué

Description du poste

Contexte

EDF R&D a développé une pile protocolaire complète dont le principe algorithmique fondamental est adapté à la fois aux besoins spécifiques des réseaux sans fil et aux besoins spécifiques des bus de terrain industriels déployés pour piloter des processus / équipements assurant des fonctions critiques.

Ce nouveau protocole repose sur la mise en œuvre d’une approche d’ordonnancement fondamentalement nouvelle qui est très différente des techniques d’ordonnancement traditionnelles (Scrutation, TDMA, CSMA, transfert de jetons).

Ce nouveau protocole est une première technologique dans plusieurs domaines :

• Première pile protocolaire sans fils à avoir été pensé et conçu de manière à être facilement implémentable en VHDL sur un FPGA (et ultérieurement sur un ASIC)
• Première pile protocolaire capable de gérer une infrastructure filaire et / ou sans fil selon un même ensemble de principes algorithmiques, de manière unifiée.
• Premier protocole mettant en œuvre un nouveau principe d’ordonnancement dont les brevets sont en cours de dépôt.

Objectifs du stage

Un prototype en langage VHDL de ce protocole (appelé P3M-lite) a été développé en 2025. Il permet de tester les principes de base du système dans des scenarios simples qui sont programmés dans un banc de test.

Ce stage a un double objectif :

• Poursuivre le développement du prototype P3M-lite, améliorer le code VHDL, développer une nouvelle interface pour rendre le cœur logique instanciable en reseau, integrer au projet un nouveau système de mémoire «anti debordement» developpé en parallele du prototype.
• Développer une plateforme d’évaluation modulaire pour P3M appelé : Pocket Factory.

Description de la Pocket Factory P3M

Pour valider les concepts fondamentaux d’un nouveau protocole on utilise traditionnellement le simulateur de réseau open source NS3. Ce simulateur permet de simuler des dizaines, voir centaines de nœuds en réseau soumis à des charges significatives mais il est fait pour des protocoles développés en langage C alors que P3M est codé en langage VHDL.

A la place d’une simulation nous voulons faire fonctionner un «vrai» réseau P3M constitué d’au moins une dizaine de nœuds P3M-lite instanciés à l’intérieur d’un FPGA unique. Ce système devra être capable de générer automatiquement des données pour mettre le réseau en tension (au moins 50 % de charge). Le système doit aussi mettre en œuvre des observateurs capables vérifier le bon acheminement des paquets sur l’ensemble du réseau. Une façon de générer les vecteurs de test et de concevoir les observateurs a été imaginé et sera proposé au stagiaire dès son arrivé. L’ensemble constitué par le réseau, le générateur de vecteurs de test et les observateurs est codé en VHDL et constitue ce que nous appelons : la Pocket Factory.

Etudiants concernés

• Formation d’ingénieur ou Master spécialisé en Système embarqué.
• Ecole d’ingénieur généraliste à condition d’avoir déjà effectué un stage développeur VHDL.

Pour information : A la fin du stage, possibilité de poursuite du sujet dans le cadre d’une thèse. (Thèse CIFRE)

Compétences souhaitées

• Capacité à s’approprier rapidement un projet VHDL (environ 4000 lignes de code) et poursuivre son développement (la documentation sera fournie en début de stage).
• Capacité à déboguer un système complexe sous Vivado et / ou Quartus.
• Curiosité et créativité.
• Autonomie et qualités de synthèse.

Environnement informatique :

Environnement Windows (bureautique)

Rapport de stage

La soutenance et le rapport final de stage doivent être remis à l’école ou à la formation après la date de fin du stage mentionné dans la convention (sauf circonstances exceptionnelles ou statut particulier de la formation -par exemple ENS). EDF peut demander que le rapport final et les éventuels rapports intermédiaires ainsi que les présentations de soutenance soient sous NDA)

Conditions du stage

Le stage se déroulera au sein des locaux du département PRISME d'EDF R&D à Chatou : 6, quai Watier BP 49, 78401 CHATOU CEDEX

Durée

6 mois à partir de février / mars.

Le stage est rémunéré selon une grille définie par EDF.