Postdoc (H / F) : Environnements d'exécution RISC-V sécurisés par le matériel

CNRS; Brest; Sur place; EUR 40 000 - 60 000; Plein temps

Résumé du poste

Un organisme de recherche public recherche un Postdoc pour travailler sur des environnements d'exécution RISC-V sécurisés par du matériel. Le candidat devra étudier et implémenter des mécanismes matériels sur des TEEs RISC-V, évaluant ainsi leur sécurité et performance. Ce poste offre un contrat de 12 mois à Brest, avec une rémunération entre 3021,50 et 4208,37 euros bruts selon expérience. Un doctorat est requis ainsi que des compétences en langages de description matérielle et en architecture des processeurs.

Qualifications

• Connaissance d'un ou plusieurs langages de description matérielle.
• Expérience du langage C bas-niveau.
• Connaissances en architecture des processeurs.

Responsabilités

• Etudier les TEEs pour RISC-V agrémentés de mécanismes matériels.
• Implémenter des mécanismes dans un processeur RISC-V.
• Evaluer la sécurité et la performance des mécanismes.

Connaissances

Langages de description matérielle

Langage C bas-niveau

Connaissances en architecture des processeurs

Formation

Doctorat

Description du poste

Informations générales

Intitulé de l'offre : Postdoc (H / F) : Environnements d'exécution RISC-V sécurisés par le matériel

Référence : UMR6285-PASCOT-008

Nombre de Postes : 1

Lieu de travail : BREST

Date de publication : mercredi 17 décembre 2025

Type de contrat : Chercheur en contrat CDD

Durée du contrat : 12 mois

Date d'embauche prévue : 2 février 2026

Quotité de travail : Complet

Rémunération : Entre 3021.50 euros et 4208.37 euros bruts selon expérience

Niveau d'études souhaité : Doctorat

Expérience souhaitée : Indifférent

Section(s) CN : 07 - Sciences de l'information : traitements, systèmes intégrés matériel-logiciel, robots, commandes, images, contenus, interactions, signaux et langues

Missions

Même si les TEE apportent une couche de sécurité à un système embarqué, certains travaux ont démontré qu'ils peuvent encore laisser échapper des informations. Les TEE basés sur RISC-V, tels que Keystone et Penglai, ont leurs définitions principalement basés sur des configurations PMP. Nous voulons étudier comment le processeur lui-même peut être mis à niveau avec des mécanismes matériels pour améliorer la sécurité du TEE contre les attaques de canaux secondaires microarchitecturaux non physiques tels que attaques électromagnétiques ou laser. Dans le cadre de ce poste de post-doctorant, nous aimerions étudier comment nous pouvons proposer des extensions matérielles à pour fournir des services supplémentaires aux TEE RISC-V qui iraient au-delà des solutions décrites dans les études existantes.

Etant donné la nature des travaux à effectuer, la personne recrutée pourra être amenée à collaborer avec d'autres chercheurs sur le site d'accueil.

Activités

• Etudier quels TEEs pour RISC-V peuvent être agrémentés de mécanismes de protection matériels.
• Etudier l'implémentation des mécanismes identifiés précédemment dans un processeur RISC-V tel que ceux proposés par l'OpenHwGroup (CV32E40P ou CVA6).
• Evaluer la sécurité et la performance des mécanismes implémentés.

Compétences

• Connaissance d'un ou plusieurs langages de description matérielle.
• Expérience du langage C bas-niveau. Des connaissances en assembleur sont un plus.
• Connaissances en architecture des processeurs.

Contexte de travail

Poste ouvert pour une durée initiale de 12 mois. Selon les résultats, le poste pourra être étendu jusqu'à 12 mois supplémentaires.

Le postdoctorant effectuera ses travaux au sein de l'équipe ARCAD du laboratoire Lab-STICC. L'équipe encadrante est située à l'ENSTA à Brest.

Contraintes et risques

Pas de risques liés au poste décrit dans cette offre.