
Activez les alertes d’offres d’emploi par e-mail !
Générez un CV personnalisé en quelques minutes
Décrochez un entretien et gagnez plus. En savoir plus
Une institution de recherche en électronique recherche un candidat pour une thèse sur l'Intelligence Artificielle dans la modélisation et l'analyse topographique des puces électroniques. Le projet vise à développer des algorithmes capables de prédire les défauts topographiques avec précision en utilisant des réseaux de neurones. Le candidat idéal aura un bac +5 en programmation Python et en analyse d'images. La thèse est située à Grenoble, avec une disponibilité à partir du 01/09/2026.
Défini dans le domaine de l'IA pour la modélisation et l'analyse topographique des puces électroniques. La thèse se concentre sur l'inspection des surfaces de wafers en microélectronique et l'utilisation des réseaux de neurones convolutifs, modèles génératifs ou approches hybrides pour prédire les défauts topographiques tels que l'érosion et le dishing.
Défis technologiques
Intelligence Artificielle pour la Modélisation et l'Analyse Topographique des Puces Électroniques
Thèse
L'inspection des surfaces de wafers est cruciale en microélectronique pour détecter les défauts affectant la qualité des puces. Les méthodes traditionnelles, basées sur des modèles physiques, sont limitées en précision et en temps de calcul. Cette thèse propose d'utiliser l'intelligence artificielle (IA) pour caractériser et modéliser la topographie des wafers, en exploitant des techniques d'interférométrie optique et des modèles avancés.
L'objectif est de développer des algorithmes d’IA capables de prédire les défauts topographiques (érosion, dishing) avec une haute précision, en s’appuyant sur des architectures comme les réseaux de neurones convolutifs (CNN), les modèles génératifs ou les approches hybrides. Les travaux incluront l’optimisation des modèles pour une inférence rapide et une généralisation robuste, tout en réduisant les coûts de fabrication.
Ce projet s'inscrit dans une démarche d’amélioration des procédés de microfabrication, avec des applications potentielles dans l’industrie des semi-conducteurs. Les résultats attendus contribueront à une meilleure compréhension des défauts de surface et à l’optimisation des processus de production.
Electronique, Electrotechnique, Automatique, Traitement du Signal (EEATS), Université Grenoble Alpes
Grenoble
Grenoble
Formation recommandée : bac +5 en programmation Python, et analyse d’images.
01/09/2026
BALAN Viorel – viorel.balan@cea.fr
CEA – DRT/DPFT – CEA LETI – MINATEC CAMPUS – B.41-26/303 17 Rue des Martyrs Grenoble – +33 438 78 32 36
BARRAGAN Manuel – manuel.barragan@univ-grenoble-alpes.fr
CNRS – Laboratoire TIMA – 46, avenue Félix Viallet – 38031 GRENOBLE Cedex France – +33 4 76 57 46 81