Job Search and Career Advice Platform

Activez les alertes d’offres d’emploi par e-mail !

Stage: Développement d'IPs de décodage IRIG

HEMERIA

Angoulême

Sur place

EUR 40 000 - 60 000

Plein temps

Il y a 6 jours
Soyez parmi les premiers à postuler

Générez un CV personnalisé en quelques minutes

Décrochez un entretien et gagnez plus. En savoir plus

Résumé du poste

Une entreprise du secteur technologique à Angoulême recherche un(e) stagiaire pour développer une IP de décodage IRIG. Le candidat devra analyser la norme IRIG, développer des IPs et valider sur un SOC. Ce stage est destiné aux étudiants en électronique ou informatique embarquée et est prévu pour un minimum de 6 mois.

Qualifications

  • Stage de fin d’études master (minimum 6 mois).
  • Doit être étudiant(e) dans une branche technique pertinente.

Responsabilités

  • Analyser la norme IRIG d'encodage et de transmission de l'horodatage.
  • Développer des IP de décodage de l’IRIG B.
  • Concevoir un module de détection des symboles des signaux de datation.
  • Décoder la trame et valider fonctionnellement sur un SOC.
  • Intégrer les IPs dans le sous‑système ‘chrony’ de Linux.

Connaissances

Curiosité
Capacité à apprendre rapidement
Rigueur
Capacité à travailler en équipe

Formation

Étudiant(e) en électronique, informatique embarquée, génie électrique, télécommunications ou informatique industrielle
Description du poste

Nous recherchons un(e) stagiaire pour intervenir au sein de notre division Land & Sea à partir du 1er trimestre 2026. Ce stage a pour vocation de développer une IP de décodage IRIG sur notre site d’Angoulême.

Constat

Nous utilisons un IP FPGA IRIG commerciale payante sur différents développements. Nous souhaitons développer notre propre IP FPGA afin de s’affranchir du coût de la licence sur nos différents projets.

Objectif du stage
  • Analyse de la norme IRIG d'encodage et de transmission de l'horodatage
  • Développement d’IP de décodage de l’IRIG B, supportant toutes les expressions codées
  • Conception d’un module de détection des symboles (0,1,space) des signaux de datation
  • Décodage de la trame
  • Validation fonctionnelle sur un SOC de type MPSoC Zynq UltraScale + de chez AMD, implanté sur une carte développée en interne
  • Intégration des IPs dans le sous‑système « chrony » de linux (partie driver)
Profil
  • Stage de fin d’études master (minimum 6 mois)
  • Étudiant(e) en électronique, informatique embarquée, génie électrique, télécommunications ou informatique industrielle
  • Curiosité et capacité à apprendre rapidement
  • Rigueur et méthode pour la validation et les tests d’IP
  • Capacité à travailler en équipe et à documenter son travail
Obtenez votre examen gratuit et confidentiel de votre CV.
ou faites glisser et déposez un fichier PDF, DOC, DOCX, ODT ou PAGES jusqu’à 5 Mo.