Prüfingenieur Elektronik / Verilog | Verifikation, SystemC, UVM, C++, Python | Inhouse (mwd)

Vesterling; München; Vor Ort; EUR 55.000 - 85.000; Vollzeit

Zusammenfassung

Ein mehrfach ausgezeichnetes Unternehmen in München sucht einen Prüfingenieur Elektronik / Verilog, um an einem innovativen Produkt zu arbeiten. In dieser unbefristeten Festanstellung sind Sie für die Verifikation und Testimplementierung zuständig und arbeiten eng mit dem Designteam zusammen. Mit einem attraktiven Gehalt und der Möglichkeit, bis zu 40% aus dem Home Office zu arbeiten, bietet diese Rolle eine spannende Herausforderung in einem stabilen und wachsenden Unternehmen.

Qualifikationen

• Mindestens 3 Jahre Berufserfahrung in digitaler Verifikation.
• Kenntnisse in SystemVerilog und UVM erforderlich.
• Erfahrung mit SystemC und Skriptsprachen wünschenswert.

Aufgaben

• Verifikation eines neuen Produkts und Optimierung der Verifikationsumgebung.
• Entwurf und Implementierung von Tests mit SystemVerilog UVM und SystemC.
• Durchführung von Simulationen und Analyse von Testergebnissen.

Kenntnisse

digitale Verifikation

SystemVerilog

UVM

Linux

Python

objektorientiertes C++

Deutschkenntnisse

Englischkenntnisse

Ausbildung

(Fach)Hochschulabschluss in einer technischen Fachrichtung

Jobbeschreibung

Lust auf Innovation? Arbeiten Sie an einem komplett neuem Produkt in einem wachsenden, mehrfach für seine Innovationen ausgezeichneten deutschen mittelständischen Unternehmen.

Karrierelevel: Ab 3 Jahre

Vertragsart: Unbefristete Festanstellung durch unseren Klienten

Standort: München (Home Office bis 40%)

Gehaltsspanne: 55.000 € - 85.000 €

Ihre Aufgaben:

• Als Prüfingenieur Elektronik / Verilog sind Sie betraut mit der Verifikation eines komplett neu entwickelten Produkts und der Optimierung der Verifikationsumgebung.
• Sie verantworten den Entwurf und die Implementierung von Tests mit SystemVerilog UVM und SystemC.
• Ebenso führen Sie Simulationen durch und analysieren Test- und Simulationsergebnisse.
• Dabei arbeiten Sie eng mit dem Designteam zusammen und unterstützen bei der Inbetriebnahme neuer Geräte der Laborumgebung.

Ihr Profil:

• (Fach)Hochschulabschluss einer geeigneten technischen Fachrichtung oder vergleichbare einschlägige Berufserfahrung
• Mindestens 3 Jahre Berufserfahrung in der digitalen Verifikation mit SystemVerilog oder UVM sowie dem Entwurf von Tests, Testaufbauten und Testplänen
• Erfahrung mit SystemC ist wünschenswert, aber kein Muss
• Kenntnisse in der Arbeit mit Linux als Betriebssystem und mit einer Skriptsprache wie z.B. Python oder Perl
• Idealerweise Erfahrung im digitalen Design und mit objektorientiertem C++
• Von Vorteil aber kein Muss sind Kenntnisse von gängigen Videoschnittstellen wie VDS, HDMI, DSI, CSI oder DisplayPort, ebenso wie Datenschnittstellen wie PCI und AXI
• Gute Deutsch- und Englischkenntnisse

Details zum Arbeitgeber

Anzahl der Mitarbeiter: 50 - 500 Mitarbeiter

Branchen: Automotive,Technik

Klient: Unser Klient ist ein kleineres Unternehmen mit Sitz in München, das elektronische Produkte herstellt, die z. B. bei der Displaytechnik eine wichtige Rolle spielen. Mit diesen Produkten ist er ein äußerst erfolgreicher Nischenzulieferer für die Automobilhersteller und kann daher auf große Stabilität und gezieltes Wachstum verweisen.