Ingénieur en Implémentation Physique Backend sur Cible Asic - Soc H / F

ELSYS Design; Vallauris; Sur place; EUR 60 000 - 80 000; Plein temps

Résumé du poste

Une entreprise spécialisée dans les systèmes embarqués cherche un Ingénieur(e) en implémentation physique pour optimiser les designs ASIC/SOC. Le candidat devra maîtriser des outils comme IC Compiler et Innovus, ainsi que le langage TCL ou Python. Les responsabilités incluent la conduite du processus vers GDSII, l'intégration de DFT et la vérification de la fabrication. Une solide expérience et une maîtrise de l'anglais sont requises. Postulez pour rejoindre une équipe passionnée !

Prestations

10 jours de RTT par an

Allocation repas prise en charge

Mutuelle Santé Famille

Compte Epargne Temps

Participation et Intéressement

Prime de cooptation

Prime de vacances

Prime Transport de 200 € net par an

Qualifications

• Ingénieur(e) avec une solide expérience en implémentation physique sur des cibles ASIC/SOC.
• Maitrise des outils IC Compiler et Innovus.
• Compétence avancée en TCL ou Python.
• Connaissance en Verilog ou SystemVerilog.
• Expérience en technologie avancée et floorplanning.
• Maîtrise de l'anglais pour la communication technique.

Responsabilités

• Conduire le processus d'implémentation physique vers GDSII.
• Optimiser les performances du design avec des outils spécialisés.
• Intégrer DFT pour garantir la testabilité.
• Effectuer des vérifications d'équivalence et simulations.
• Analyser les timings et optimiser les problèmes.
• Superviser le placement, la synthèse et le routage.
• Garantir des vérifications d'approbation pour la fabrication.
• Finaliser le processus en générant le fichier GDSII.

Connaissances

Implémentation physique en cibles ASIC/SOC

Utilisation d'IC Compiler et Innovus

Langage TCL ou Python

Langages Verilog et/ou SystemVerilog

Expérience en technologies avancées (40, 28nm)

Maîtrise de l'anglais

Formation

Ingénieur(e) en micro-électronique

Outils

IC Compiler

Innovus

Description du poste

Implémentation Physique (Synthèse vers GDSII)

Conduire l'ensemble du processus d'implémentation physique, assurant une transformation efficace du design et de la synthèse vers le format GDSII.

Synthèse DC / DCTopo

Maîtriser les outils d'implémentation physique orientés ASIC tels que IC Compiler de Synopsys et Innovus de Cadence pour optimiser les performances du design tout en respectant les contraintes.

DFT (Design For Testability)

Intégrer des techniques de DFT pour garantir la testabilité du produit final, en mettant en oeuvre des mécanismes de test efficaces.

Vérifications d'équivalence et Simulation Gate-Level

Exécuter des vérifications d'équivalence à différentes étapes du flux de conception, tout en assurant des simulations gate-level pour valider le comportement du design.

Analyses Timings et Debug

Mener des analyses minutieuses des timings pour optimiser les performances du circuit, tout en identifiant et résolvant rapidement les problèmes de conception.

Placement, optimisation, synthèse de l'arbre d'horloge et routage

Superviser le placement stratégique des composants, l'optimisation globale du design, la synthèse de l'arbre d'horloge et le routage, garantissant ainsi une intégrité du signal optimale.

Vérifications d'approbation

Initier des vérifications rigoureuses pour garantir que le design répond aux normes requises, assurant ainsi que la puce puisse être fabriquée avec succès.

Écriture du GDSII

Finaliser le processus en générant le fichier GDSII, prêt à être utilisé dans la phase de fabrication.

L'agence de rattachement de cette offre se situe à Nice-sophia-antipolis.

Profil Recherché

• Ingénieur(e) de formation avec une solide expérience en implémentation physique sur des cibles ASIC / SOC.
• Maitrise des outils tels que IC Compiler de Synopsys et Innovus de Cadence.
• Compétence avancée dans le langage TCL ou Python.
• Connaissance approfondie des langages Verilog et / ou SystemVerilog.
• Expérience dans l'implémentation de blocs en technologie avancée (40, 28nm) et de floorplanning d'ASIC complexes (15M d'instance et +).
• Maîtrise de l'anglais (écrit et oral) pour une coopération efficace avec des ingénieurs anglophones.

Avantages Salariaux

• 10 jours de RTT par an
• Allocation repas ou Titre restaurant presque intégralement pris en charge
• Mutuelle Santé Famille
• Compte Epargne Temps
• Participation et Intéressement
• Prime de cooptation de 1000 ou 1500 €
• Prime de vacances
• Prime Transport de 200 € net par an et 50 € brut mensuel.

Qui sommes-nous

ELSYS Design, c'est à l'origine l'histoire de deux ingénieurs, Radomir & François, qui ont choisi de fonder une entreprise spécialisée dans les systèmes embarqués.

Vous trouverez trois principaux domaines d'expertise chez ELSYS Design : la micro-électronique (FPGA, ASIC, SoC), la carte électronique et le logiciel embarqué. Nous les mettons en oeuvre au sein de nos bureaux d'études pour réaliser des solutions complètes, ou directement chez nos clients multisectoriels pour les aider à relever les défis liés à la conception et au développement de leurs technologies de pointe.

Nos fondateurs, business managers et équipes techniques sont tous ingénieurs de formation. Ils sont animés par une passion commune pour la technique, qui constitue un élément important de notre identité.

Si vous aussi, vous voulez écrire la suite de l'histoire avec nous, rejoignez ELSYS Design !