Senior Design Verification Engineer

TechTeamz; A distancia; EUR 70.000 - 90.000; Jornada completa

Descripción de la vacante

Una empresa de tecnología está buscando un Gerente de Verificación de Diseño que lidere un equipo de verificación en múltiples sitios. El candidato ideal tendrá una fuerte experiencia en metodologías de verificación de silicio, junto con conocimientos en UVM y SystemVerilog, y en la gestión de equipos remotos. Este rol implica definir la estrategia de verificación y colaborar con varios equipos para asegurar la calidad del producto, fomentando la mejora continua en las metodologías y flujos de verificación.

Formación

• Experiencia sólida en diseño de silicio y metodologías de verificación.
• Conocimientos en UVM y SystemVerilog.
• Experiencia en gestión de equipos remotos y en múltiples ubicaciones.

Responsabilidades

• Liderar un equipo DV en múltiples sitios, manejar estrategias de verificación.
• Definir y poseer la estrategia de verificación para bloques digitales complejos.
• Guiar y mejorar metodologías de verificación para aumentar la calidad del producto.
• Proporcionar dirección técnica para proyectos de verificación.
• Colaborar con ingenieros y equipos para asegurar la excelencia funcional.
• Identificar deficiencias en la verificación y medir los avances.

Conocimientos

Fuerte experiencia en diseño y metodologías de verificación de silicio

UVM

SystemVerilog

Verificación formal

Verificación aleatoria restringida y basada en cobertura

Scripting en Python y automatización

Experiencia en gestión de equipos remotos y multi-sitio

Descripción del empleo

Overview

We have an upcoming permanent role for remote work (remote team‑management experience required). They develop production‑grade open‑source silicon, including Root‑of‑Trust chips and RISC‑V cores.
Consulte la descripción del puesto a continuación. Si confía en que tiene las habilidades y la experiencia adecuadas, envíe su solicitud hoy mismo.

The Design Verification Manager will lead a multi‑site DV team, own verification strategy, and drive methodology and quality improvements toward tape‑out.

Key Responsibilities

• Team Leadership: Mentor, manage, and develop a team of design verification engineers, including hiring, performance reviews, and resource allocation. The team will be split over multiple sites in different time zones.
• Verification Strategy: Define and own the overall verification strategy and execution plan for complex digital blocks and full‑chip verification.
• Methodology Ownership: Drive the adoption, maintenance, and continuous improvement of all verification methodologies and flows to increase efficiency, effectiveness and product quality.
• Technical Guidance: Provide technical direction for verification projects, ensuring alignment with architectural goals and project timelines.
• Cross‑functional Collaboration: Work closely with design engineers, architects, and other teams to ensure functional excellence and a smooth verification process, striving to both find bugs and avoid bugs through joined up design and design verification best practices.
• Risk Management: Identify verification deficiencies and measure progress toward tape‑out.

Required Skills

• Strong expertise in silicon design and verification methodologies
• UVM, SystemVerilog, and formal verification
• Constrained‑random and coverage‑driven verification
• Python scripting and automation
• Experience managing remote, multi‑site teams

If interested, please share your CV in English.