Senior ASIC/FPGA Designer

MANTU GROUP SA; Montreal; On-site; CAD 146,000 - 196,000; Full time

Job summary

Une entreprise de technologie recherche un Ingénieur ASIC/FPGA Senior à Montréal. Vous serez responsable de la conception d'ASICs pour des applications sans fil. Le candidat idéal aura plus de 10 ans d'expérience dans la conception de circuits numériques, avec un solide bagage technique et un rôle de mentorat auprès d'ingénieurs juniors.Postulez maintenant pour innover dans les technologies sans fil et IoT.

Qualifications

• 10+ ans d'expérience en conception de circuits ASIC numériques.
• 5+ ans dans un poste senior.
• Maîtrise des techniques de DFT.

Responsibilities

• Définir l'architecture ASIC et les contraintes.
• Développer du code RTL de haute qualité.
• Réaliser la synthèse et l'analyse temporelle.

Skills

Conception logique numérique

Codage RTL (Verilog, SystemVerilog, VHDL)

Technique de conception basse consommation

Résolution de problèmes complexes

Education

Baccalauréat ou Master en génie électrique

Tools

Outils EDA (simulation, synthèse, STA)

Scripting Python

Job description

Who are we?

Amaris Consulting est une société indépendante de conseil et de technologies au service des entreprises. Avec plus de 1000 clients dans le monde, nous déployons des solutions pour les plus grands projets depuis plus d'une décennie — rendu possible par une équipe internationale de 7 600 talents répartis sur les 5 continents et dans plus de 60 pays. Nos solutions couvrent quatre domaines d'activité : les systèmes d'information et le digital, la télécommunication, les sciences de la vie et l'ingénierie. Nous cherchons à créer et développer une communauté de talents où chacun peut réaliser son plein potentiel. Amaris est votre « stepping stone » pour traverser les rivières du changement, relever les défis et réaliser vos projets avec succès.

Nous souhaitons offrir à nos candidats la meilleure expérience de recrutement possible et nous engageons à mieux connaître, comprendre et challenger nos candidats, tout en partageant nos impressions rapidement. Voici notre processus de recrutement :

Premier contact : une brève conversation virtuelle/téléphonique pour en savoir plus sur vous et comprendre vos motivations afin de proposer le poste qui vous correspond.

Entretiens : en moyenne 3 entretiens, susceptibles d’évoluer selon le niveau d’ancienneté. Vous rencontrerez votre futur manager et d’autres membres de l’équipe pour discuter de votre expérience, de vos compétences et du poste. Vous découvrirez aussi Amaris et ses opportunités de carrière.

Étude de cas : selon le poste, un test peut être demandé (jeu de rôle, évaluation technique, scénario de résolution de problème, etc.).

Chaque personne et chaque rôle étant différent, le processus peut varier. Nous nous adaptons pour offrir la meilleure expérience candidat et nous avons hâte de vous rencontrer !

Job description

Nous recherchons un Ingénieur ASIC/FPGA Senior pour rejoindre une équipe qui conçoit la prochaine génération d’ASICs et SoCs sans fil utilisés dans des produits tels que des casques audio, haut-parleurs, souris, systèmes de détection de proximité, de télémétrie et dispositifs IoT.

Dans ce rôle, vous serez responsable de la conception et de la mise en œuvre de circuits numériques complexes au sein d’ASICs : définition de l’architecture, codage RTL, synthèse, analyse temporelle, en étroite collaboration avec les équipes de vérification et de conception physique. Vous prendrez en charge des blocs ou sous-systèmes critiques, garantirez les performances et l’efficacité énergétique, et jouerez un rôle clé de mentor auprès des ingénieurs plus juniors.

Missions & Responsabilités

• Définir l’architecture ASIC : blocs fonctionnels, chemins de données et interfaces (contraintes de performance, surface et consommation).

• Développer un code RTL de haute qualité (Verilog, SystemVerilog, VHDL) lisible, maintenable et conforme aux spécifications.

• Réaliser la synthèse et l’analyse temporelle statique (STA), résoudre les chemins critiques et optimiser les performances et la consommation.

• Collaborer avec les équipes de vérification : documentation, support aux bancs de test et débogage.

• Encadrer et accompagner les concepteurs numériques, en veillant au respect des standards de qualité.

• Mettre en œuvre des techniques de conception basse consommation (gating d’horloge, domaines d’alimentation, réduction des fuites).

• Travailler avec l’équipe de conception physique pour définir les contraintes, examiner les layouts et résoudre les problèmes liés au timing.

• Prendre en charge certains blocs ou sous-systèmes ASIC, gérer les livrables et le respect des délais.

• Participer activement aux revues de conception et piloter la validation numérique.

• Assurer le mentorat et le transfert de connaissances auprès de l’équipe.

Profil Recherché

Formation & Expérience

• Diplôme de niveau Baccalauréat ou Master en génie électrique (ou équivalent).

• 10+ ans d’expérience en conception de circuits ASIC numériques, dont 5+ ans en poste senior.

Compétences Techniques

• Solide maîtrise de la conception logique numérique (circuits combinatoires/séquentiels, machines d’états, traversée de domaines d’horloge).

• Excellente maîtrise du codage RTL (Verilog, SystemVerilog, VHDL) avec conception paramétrée et assertions.

• Expérience avec les outils EDA de simulation, synthèse et STA.

• Bonne connaissance du flow complet ASIC (RTL → synthèse → P&R → STA → validation post-silicium).

• Connaissance des techniques de DFT.

• Expérience en scripting Python.

• Familiarité avec les interconnexions AMBA.

• Expérience en laboratoire (analyseurs logiques/protocoles, oscilloscopes).

• Capacité à résoudre des problèmes complexes de conception et à proposer des solutions efficaces.

Compétences Interpersonnelles

• Excellente communication et collaboration avec des équipes multidisciplinaires.

• Leadership et expérience en mentorat dans des projets ASIC.

Prêt(e) à relever le défi et à contribuer à la conception des ASICs de nouvelle génération ?

Postulez dès maintenant et mettez votre expertise au service d’une équipe qui fait avancer l’innovation dans les technologies sans-fil et IoT.

English

We are looking for a Senior ASIC/FPGA Designer to join a team building the next generation of wireless ASICs and SoCs powering products such as audio headsets, speakers, mice, proximity detection, ranging, and IoT devices.

In this role, you will lead the design and implementation of complex digital circuits within ASICs—covering architecture definition, RTL coding, synthesis, timing analysis, and close collaboration with verification and physical design teams. You will own critical design blocks or subsystems, ensure performance and power efficiency, and mentor junior engineers.

Missions & Responsibilities

• Define ASIC architecture: functional blocks, data paths, and interfaces (performance, area, and power tradeoffs).

• Write high-quality RTL code (Verilog, SystemVerilog, VHDL) that is maintainable and spec-compliant.

• Perform synthesis and static timing analysis (STA), resolving timing-critical paths and optimizing design.

• Collaborate with verification teams: provide documentation, testbench support, and debugging.

• Guide and review the work of digital designers, ensuring quality standards.

• Apply power-aware design techniques (clock gating, power domains, leakage reduction).

• Work with the physical design team on constraints, layout reviews, and timing issues.

• Take ownership of assigned design blocks/subsystems, ensuring timely delivery.

• Contribute to design reviews and lead digital validation efforts.

• Mentor and transfer knowledge within the team.

Profile Requirements

Education & Experience

• Bachelor’s or Master’s in Electrical Engineering (or equivalent).

• 10+ years in digital ASIC circuit design, including 5+ years in a senior role.

Technical Skills

• Strong understanding of digital logic design (combinational/sequential circuits, FSMs, CDC).

• Proficiency in RTL coding (Verilog, SystemVerilog, VHDL), with parameterized design and assertions.

• Experience with EDA tools for simulation, synthesis, and STA.

• Familiarity with the ASIC design flow (RTL → synthesis → P&R → STA → post-silicon validation).

• Knowledge of DFT techniques.

• Scripting with Python.

• Familiarity with AMBA bus interconnects.

• Lab debugging experience (protocol/logic analyzers, oscilloscopes).

• Problem-solving skills for complex design challenges.

Soft Skills

• Excellent collaboration and communication across cross-functional teams.

• Leadership and mentoring experience in ASIC design projects.

Ready to take ownership of next-generation ASIC designs?

Apply now and bring your expertise to a team driving innovation in wireless and IoT technologies.