Sondage de circuits intégrés par faisceau électronique

CEA; Grenoble; Sur place; EUR 40 000 - 60 000; Plein temps

Résumé du poste

Un institut de recherche spécialisé à Grenoble propose une thèse sur la sécurité des systèmes numériques. Le candidat travaillera sur des défis liés à l'analyse de circuits intégrés par le biais de microscopes électroniques. Ce projet nécessite une formation en microélectronique et s'inscrit dans un contexte de recherche avancée. Le poste est prévu pour débuter au 1er septembre 2026, offrant une opportunité de contribuer à la fiabilisation et à la sécurisation des technologies modernes.

Qualifications

• Formation supérieure en microélectronique requise.
• Capacité d'analyse et de recherche sur les systèmes de sécurité numériques.
• Compétences en caractérisation d'instrumentation MEB.

Responsabilités

• Fiabiliser le processus de préparation d'échantillons.
• Caractériser les phénomènes de contraste par instrumentation MEB.
• Comparer les effets des technologies sur les attaques et sécurités.

Connaissances

Microélectronique

Analyse des systèmes numériques

Caractérisation des phénomènes de contraste

Formation

Ingénieur ou Master

Description du poste

Description du sujet de thèse

Domaine

Défis technologiques

Sujets de thèse

Sondage de circuits intégrés par faisceau électronique

Contrat

Thèse

Description de l'offre

La sécurité des systèmes numériques repose sur l'établissement de chaînes de confiance cryptographiques allant du matériel jusqu'aux applications finales. Les circuits intégrés sont à la base des chaines de confiances et stockent pour cela des secrets qui, via différentes contremesures, sont supposés non modifiables et non observables. L'une des menaces connues dans la littérature est l'utilisation de Microscopes Électronique à Balayage (MEB) pour l'extraction de signaux sensibles. En effet, le MEB, via le phénomène de contrastes de potentiel permet de déterminer " visuellement " la valeur d'un ou plusieurs signaux présents dans une zone du circuit, cette zone pouvant être un niveau de métal ou un transistor. Cette utilisation du MEB sur la face avant des circuits est connue et mise en œuvre depuis les années 90 dans le domaine d'analyse de défaillance. Cependant cette technique est devenue inapplicable avec les progrès des technologies, notamment la finesse de gravure et l'augmentation du nombre de couche de métaux. Des travaux récents (2023) ont montré que le sondage avec MEB était possible via la face arrière du circuit, en observant les transistors via le substrat de silicium. Ces travaux ont été effectués sur des technologies assez anciennes (135 µm). Il est aujourd'hui essentiel de déterminer si ces menaces sont avérées sur les technologies récentes (Bulk, FD-SOI, FinFET), car les futures chaînes de confiance pourraient être compromise. Un premier défi de la thèse est de fiabiliser le processus de préparation d'échantillon permettant l'accès aux parties actives des transistors via la face arrière tout en gardant le système fonctionnel. Un second défi sera de caractériser les phénomènes de contraste de potentiels et d'observations via l'instrumentation de MEB en vue d'extraire des secrets. Une fois la technique maitrisée nous chercherons à comparer l'effet de la technologie sur cette famille d'attaque et en particulier déterminer les potentiels avantages intrinsèques de la technologie FD-SOI en vue de s'en prémunir.

Université / école doctorale

Electronique, Electrotechnique, Automatique, Traitement du Signal (EEATS)
Université Grenoble Alpes

Localisation du sujet de thèse

Site

Grenoble

Critères candidat

Formation recommandée

Ingénieur ou Master, microelectronique.

Demandeur

Disponibilité du poste

01/09/2026

Personne à contacter par le candidat

HISCOCK Thomas
[e-mail]
CEA
DRT/DSYS/SSSEC/LSOSP
17 Avenue des Martyrs,
38000 Grenoble
04.38.78.94.02

Tuteur / Responsable de thèse

CLEDIERE Jessy
[e-mail]
CEA
DRT/DSYS/SSSEC/CESTI
17 av des martyrs
38 054 Grenoble Cedex 9
0438785704

En savoir plus

http://www.leti-cea.fr/cea-tech/leti/Pages/recherche-appliquee/infrastructures-de-recherche/plateforme-cybersecurite.aspx