Implémentation du TFHE sur des systèmes embarqués à architecture RISC-V

CEA; Grenoble; Sur place; EUR 40 000 - 60 000; Plein temps

Résumé du poste

Un institut de recherche renommé cherche un candidat pour un projet de doctorat sur l'implémentation du TFHE sur architectures RISC-V à Grenoble. Le candidat travaillera sur les défis de la cryptographie entièrement homomorphe, afin d'améliorer l'efficacité des systèmes embarqués. Un Master 2 ou diplôme d'ingénieur est requis. Le poste est disponible à partir du 01/10/2026.

Qualifications

• Expérience dans la conception et le prototypage de systèmes.
• Compétences en cryptographie post-quantique.
• Bonne communication et esprit d'équipe.

Responsabilités

• Implémenter le schéma TFHE sur des systèmes RISC-V.
• Concevoir des méthodes pour réduire la latence du bootstrapping.
• Explorer les synergies entre cryptographie et architecture RISC-V.

Connaissances

Connaissances en cryptographie

Programmation sur architecture RISC-V

Maîtrise des systèmes embarqués

Formation

Master 2 ou diplôme d'ingénieur

Description du poste

Description du sujet de thèse

Implémentation du TFHE sur des systèmes embarqués à architecture RISC-V

Domaine

Défis technologiques

Sujets de thèse

Implémentation du TFHE sur des systèmes embarqués à architecture RISC-V

Contrat

Thèse

Description de l'offre

Le chiffrement entièrement homomorphe (FHE, Fully Homomorphic Encryption) est une technologie qui permet d'effectuer des calculs directement sur des données chiffrées, ce qui signifie que l'on peut traiter des informations sans jamais connaître leur contenu réel. Par exemple, elle pourrait permettre d'effectuer des recherches en ligne où le serveur ne voit jamais ce que vous cherchez, ou encore des tâches d'inférence en intelligence artificielle sur des données privées qui demeurent entièrement confidentielles. Malgré son potentiel, les implémentations actuelles du FHE restent très coûteuses en calcul et nécessitent une puissance de traitement considérable, reposant généralement sur des processeurs (CPU) ou des cartes graphiques (GPU) haut de gamme, avec une consommation énergétique importante. En particulier, l'opération de bootstrapping représente un goulet d'étranglement majeur qui empêche une adoption à grande échelle. Les implémentations du FHE basées sur CPU peuvent dépasser 20 secondes sur des architectures x86 standards, tandis que les solutions ASIC personnalisées, bien que plus rapides, sont extrêmement coûteuses, dépassant souvent 150 mm² de surface en silicium. Ce projet de doctorat vise à accélérer le schéma TFHE, une variante plus légère et plus efficace du FHE. L'objectif est de concevoir et de prototyper des implémentations innovantes de TFHE sur des systèmes basés sur RISC-V, en visant une réduction significative de la latence du bootstrapping. La recherche explorera les synergies entre les techniques d'accélération matérielle développées pour la cryptographie post-quantique et celles applicables à TFHE, ainsi que des approches d'accélération de type 'tightly-coupled' entre les cœurs RISC-V et les accélérateurs dédiés. Enfin, le projet étudiera la possibilité d'intégrer un domaine de calcul entièrement homomorphe directement au sein du jeu d'instructions du processeur.

Université / école doctorale

Sciences et Technologies de l'Information et de la Communication (STIC)
Paris-Saclay

Localisation du sujet de thèse

Site

Grenoble

Critères candidat

Formation recommandée

Master 2 ou diplôme d'engenieur

Disponibilité du poste

01/10/2026

Personne à contacter par le candidat

VALEA Emanuele < email supprimé pour raison de sécurité >
CEA
DRT/DSCIN/LFIM

Tuteur / Responsable de thèse

SIRDEY Renaud < email supprimé pour raison de sécurité >
CEA
DRT/DSCIN/DSCIN/LCYL
CEA Saclay Nano-INNOV
Institut CARNOT CEA LIST
DRT/LIST/DSCIN/LCYL
Point courrier n° 172
F-91191 Gif-sur-Yvette Cedex
01 69 08 45 42

En savoir plus

https://list.cea.fr/en/