Stage – Vérification SoC/FPGA: SV/UVM vs VUnit

ELSYS Design SA

France

Remote

EUR 10,000 - 15,000

Part time

7 days ago
Be an early applicant

Get a reply from this employer

Your resume and cover letter, tailored to exactly what they’re hiring for.

Get past ATS filters

Benefits offered by this job

Titre restaurant
Activités sociales et culturelles du C
Prime Transport 200 € net par an

Job summary

ELSYS Design recherche un stagiaire pour une étude comparative entre SystemVerilog/UVM et Python/VUnit, encadré par une équipe d’ingénieurs expérimentés.

Vous prendrez en main les deux méthodes, irez développer des environnements de test équivalents, créerez des scénarios fonctionnels et mesurerez la couverture, les performances et la maintenabilité, puis rédigerez un rapport recommandant des pratiques. Ce stage s’inscrit dans l’électronique embarquée et peut être effectué en année de césure.

Qualifications

  • Étudiant en 3e année d’ingénierie ou Master en cours.
  • Connaissances VHDL/Verilog/SystemVerilog et Python.
  • Anglais technique nécessaire pour la documentation.]
  • job_responsibilities_description_0
  • job_responsibilities_description_1
  • job_responsibilities_description_2

Responsibilities

  • Prendre en main SV/UVM et Python/VUnit pour la vérification SoC.
  • Implémenter des environnements de test équivalents dans les deux approches.
  • Développer des scénarios de test fonctionnels et aléatoires.
  • Mettre en oeuvre des mesures de couverture et d’évaluation des performances.
  • Évaluer la maintenabilité et la réutilisabilité et rédiger un rapport comparatif.”

Skills

VHDL/Verilog
SystemVerilog
Python
Anglais technique

Education

3e année ingénieur / Master

Tools

Cadence Excelium
IMC
Verilator

Job description

ELSYS Design recherche un stagiaire pour une étude comparative entre SystemVerilog/UVM et Python/VUnit, encadré par une équipe d’ingénieurs expérimentés.

Vous prendrez en main les deux méthodes, irez développer des environnements de test équivalents, créerez des scénarios fonctionnels et mesurerez la couverture, les performances et la maintenabilité, puis rédigerez un rapport recommandant des pratiques. Ce stage s’inscrit dans l’électronique embarquée et peut être effectué en année de césure.

Get your free, confidential resume review.

or drag and drop your file here.

Similar jobs

Similar jobs worth comparing

Stage Vérification IP ASIC/SoC/FPGA — UVM & SystemVerilog
Stage Vérification IP ASIC/SoC/FPGA — UVM & SystemVerilog

Elsys Design • France

Remote
EUR 6,700 - 10,000
Titre restaurant
Accès aux activités du CSE
Prime Transport 200€ net/an
Stage Vérification UVM ASIC/FPGA — Apprentissage & Impact
Stage Vérification UVM ASIC/FPGA — Apprentissage & Impact

ELSYS Design SA • Aix-en-Provence

Remote
EUR 6,700 - 8,900
Titre restaurant
Accès aux activités CSE
Prime Transport
Stage - Automatisation des testbenchs SoC UVM Mixte
Stage - Automatisation des testbenchs SoC UVM Mixte

ELSYS Design SA • France

Remote
EUR 7,800 - 12,000
Titre restaurant presque intégralement
Accès aux activités sociales et cultur
Prime Transport de 200 € net par an
Stage Vérification ASIC/SoC FPGA – UVM & SystemVerilog
Stage Vérification ASIC/SoC FPGA – UVM & SystemVerilog

ELSYS Design SA • Valbonne

On-site
EUR 12,000 - 17,000
Titre restaurant
Accès aux activités sociales etculture
Prime Transport de 200 € net par an
Stage Vérification UVM d’IPs ASIC/SoC/FPGA — Défis & Environnement
Stage Vérification UVM d’IPs ASIC/SoC/FPGA — Défis & Environnement

ELSYS Design SA • Valbonne

On-site
EUR 13,000 - 17,000
Titre restaurant
Activités sociales et culturelles du C
Prime Transport de 200 € net par an
Stage Vérification FPGA avec VUnit et CI/CD
Stage Vérification FPGA avec VUnit et CI/CD

ELSYS Design SA • France

Hybrid
EUR 6,700 - 13,000
Titre restaurant
Activités CSE
Stage Vérification FPGA Automatisée — CI/CD & VIPs
Stage Vérification FPGA Automatisée — CI/CD & VIPs

ELSYS Design SA • Cachan

On-site
EUR 10,000 - 15,000
Titre restaurant
Accès aux activités sociales etculture
Stage Vérification Numérique UVM – SystemVerilog
Stage Vérification Numérique UVM – SystemVerilog

ELSYS Design SA • Villeurbanne

On-site
EUR 10,000 - 15,000
Titre restaurant presque intégralement
Activités sociales et culturelles du C
Prime Transport de 200 € net par an
Stage Vérification FPGA avec VUnit et CI/CD
Stage Vérification FPGA avec VUnit et CI/CD

ELSYS Design SA • Cachan

On-site
EUR 59,000 - 72,000
Titre restaurant
Activités sociales et culturelles du C
Remboursement de 70% du Pass Navigo en
Stage vérification UVM ASIC/FPGA
Stage vérification UVM ASIC/FPGA

ELSYS Design SA • Aix-en-Provence

Remote
EUR 6,700 - 8,900
Titre restaurant
Accès aux activités CSE
Prime Transport