Get a reply from this employer
Your resume and cover letter, tailored to exactly what they’re hiring for.
ELSYS Design recherche un stagiaire pour une étude comparative entre SystemVerilog/UVM et Python/VUnit, encadré par une équipe d’ingénieurs expérimentés.
Vous prendrez en main les deux méthodes, irez développer des environnements de test équivalents, créerez des scénarios fonctionnels et mesurerez la couverture, les performances et la maintenabilité, puis rédigerez un rapport recommandant des pratiques. Ce stage s’inscrit dans l’électronique embarquée et peut être effectué en année de césure.
ELSYS Design recherche un stagiaire pour une étude comparative entre SystemVerilog/UVM et Python/VUnit, encadré par une équipe d’ingénieurs expérimentés.
Vous prendrez en main les deux méthodes, irez développer des environnements de test équivalents, créerez des scénarios fonctionnels et mesurerez la couverture, les performances et la maintenabilité, puis rédigerez un rapport recommandant des pratiques. Ce stage s’inscrit dans l’électronique embarquée et peut être effectué en année de césure.