Stage Vérification FPGA avec VUnit et CI/CD

ELSYS Design SA

France

Hybride

EUR 6 700 - 13 000

Plein temps

Il y a 2 jours
Soyez parmi les premiers à postuler
Générateur de candidature

Transformez ce poste en entretien — un CV et une lettre de motivation conçus selon ce que cet employeur recherche.

Passez les filtres ATS

Avantages offerts par ce poste

Titre restaurant
Activités CSE

Résumé du poste

ELSYS Design recherche un stagiaire en vérification FPGA pour renforcer son framework basé sur VUnit. Le poste vise à automatiser l’exécution des tests et à améliorer la réutilisabilité des composants de vérification dans des projets embarqués.

Le candidat travaillera dans un environnement CI/CD (GitLab/Jenkins) et développera des tests automatisés en VHDL et Python, avec une forte composante d’analyse de qualité et de couverture.

Qualifications

  • Étudiant(e) en dernière année d'école d'ingénieurs ou Master en Electronique et Systèmes Embarqués.
  • Connaissances validées en vérification FPGA.
  • Notions de développement embarqué en C et intérêt pour l'automatisation.

Responsabilités

  • Mettre en place une infrastructure de vérification basée sur VUnit.
  • Migrer et automatiser les plans de tests existants.
  • Développer des VIPs réutilisables pour protocoles courants (AXI-Stream, UART, SPI).
  • Intégrer les campagnes de vérification dans une chaîne CI/CD.
  • Générer des rapports de couverture et d'indicateurs qualité.
  • Contribuer à des environnements de test automatisés en VHDL/Python.

Connaissances

VUnit
FPGA verification
Embedded C

Formation

Master en Electronique & Systèmes Embarqués
Ingénierie/École d'ingénieurs

Outils

VHDL
Python

Description du poste

ELSYS Design recherche un stagiaire en vérification FPGA pour renforcer son framework basé sur VUnit. Le poste vise à automatiser l’exécution des tests et à améliorer la réutilisabilité des composants de vérification dans des projets embarqués.

Le candidat travaillera dans un environnement CI/CD (GitLab/Jenkins) et développera des tests automatisés en VHDL et Python, avec une forte composante d’analyse de qualité et de couverture.

Obtenez votre examen gratuit et confidentiel de votre CV.

ou faites glisser et déposez votre fichier ici.

TrustpilotImage showing a rating of 4.5 out of 5 stars on Trustpilot for JobLeads, indicating a high level of customer satisfaction.
Noté « Excellent » sur la base de 23 573 évaluations
Similar jobs

Postes similaires à comparer

STAGE-FPGA Verification automatisée avec VUnit F/H
STAGE-FPGA Verification automatisée avec VUnit F/H

ELSYS Design SA • France

Hybride
EUR 6 700 - 13 000
Titre restaurant
Activités CSE
Stage Vérification IP ASIC/SoC/FPGA — UVM & SystemVerilog
Stage Vérification IP ASIC/SoC/FPGA — UVM & SystemVerilog

Elsys Design • France

À distance
EUR 6 700 - 10 000
Titre restaurant
Accès aux activités du CSE
Prime Transport 200€ net/an
Stage Vérification IP FPGA avec UVM et SV
Stage Vérification IP FPGA avec UVM et SV

MBDA • Bourges

Sur place
EUR 7 800 - 11 000
Remboursement partiel de la carte de t
Restaurant d’entreprise
Activités CE
Stage Vérification Numérique UVM – SystemVerilog
Stage Vérification Numérique UVM – SystemVerilog

ELSYS Design SA • Villeurbanne

Sur place
EUR 10 000 - 15 000
Titre restaurant presque intégralement
Activités sociales et culturelles du C
Prime Transport de 200 € net par an
Stage IA: Génération Automatisée de Tests V&V
Stage IA: Génération Automatisée de Tests V&V

EDF France • Grenoble

Sur place
EUR 7 800 - 12 000
Stage – Test FPGA embarqué: étude et prototype
Stage – Test FPGA embarqué: étude et prototype

EDF • Lyon

Sur place
EUR 12 000 - 17 000
Ingénieur Validation et Vérification FPGA Virtuelle
Ingénieur Validation et Vérification FPGA Virtuelle

Safran • Éragny

Sur place
EUR 52 000 - 76 000
Stage - Vérification numérique UVM (SystemVerilog) - F/H
Stage - Vérification numérique UVM (SystemVerilog) - F/H

ELSYS Design SA • Villeurbanne

Sur place
EUR 10 000 - 15 000
Titre restaurant presque intégralement
Activités sociales et culturelles du C
Prime Transport de 200 € net par an
Stage Electronique : Vérification d'une IP FPGA en SV/UVM F/H
Stage Electronique : Vérification d'une IP FPGA en SV/UVM F/H

MBDA France • Bourges

Sur place
EUR 10 000 - 15 000
Remboursement partiel de la carte de  
Restaurant d’entreprise
Activités CE
Ingénieur Vérification UVM Senior – ASIC/SoC
Ingénieur Vérification UVM Senior – ASIC/SoC

ELSYS Design SA • Villeurbanne

Sur place
EUR 55 000 - 75 000
RTT 10 jours
Repas/Titre restaurant
Mutuelle Santé Famille
+6
Offres d’emploi similaires