Ingénieure ASIC – Architecte RTL & Vérif (Remote)

Capgemini Engineering; Blagnac; Hybrid; EUR 65,000 - 95,000; Full time

Benefits offered by this job

Télétravail possible

Formations et certifications

Plan actionnariat

Job summary

Capgemini Engineering recherche un ingénieur ASIC/FPGA pour développer des architectures et circuits dédiés à l’ASIC, en Europe, dans un cadre de R&D avancée. Vous travaillerez sur des nœuds technologiques à l’état de l’art et interviendrez dès la spécification jusqu’au GDSII, avec des équipes pluridisciplinaires.

Le poste exige une expertise en VHDL/SystemVerilog et en vérification (UVM), ainsi qu’une forte capacité à intégrer des modules RTL et à optimiser le design pour le test.

Qualifications

• Expérience sur ASICs/FPGA et connaissance des ISA cibles (ARM, RISCV, etc.).
• Maîtrise du codage VHDL et/ou SystemVerilog/Verilog/SystemC.
• Conception et intégration de Top et modules RTL (IP).

Responsibilities

• Définir et spécifier des architectures d’ASIC (fonctionnelle et testabilité).
• Modéliser en RTL (VHDL, Verilog) et concevoir des modules ASIC.
• Vérifier la modélisation dans un environnement ASIC (UVM).
• Implémenter et simuler le Design For Test (DFT/ATPG).
• Réaliser le design physique jusqu’au GDSII (Synthesis, Placement, Routage, DRC, LVS).

Skills

ASIC/FPGA experience

VHDL/SystemVerilog

RTL module design

UVM verification

DFT/ATPG concepts

Education

Master ou diplôme d'ingénieur en électronique

Tools

UVM

Job description

Capgemini Engineering recherche un ingénieur ASIC/FPGA pour développer des architectures et circuits dédiés à l’ASIC, en Europe, dans un cadre de R&D avancée. Vous travaillerez sur des nœuds technologiques à l’état de l’art et interviendrez dès la spécification jusqu’au GDSII, avec des équipes pluridisciplinaires.

Le poste exige une expertise en VHDL/SystemVerilog et en vérification (UVM), ainsi qu’une forte capacité à intégrer des modules RTL et à optimiser le design pour le test.