Ingénieur R&D ASIC — Architecture, RTL & DFT (Remote)

Capgemini; France; Hybride; EUR 60 000 - 95 000; Plein temps

Avantages offerts par ce poste

Télétravail

Formations pro

Mobilité durable

Plan d'actionnariat

Résumé du poste

Capgemini Engineering recrute un ingénieur R&D ASIC pour définir des architectures et entraîner la vérification RTL, UVM et DFT sur des blocs ASIC complexes. Vous participerez à l’implémentation et au test jusqu’au GDSII, en collaboration avec les équipes EDA et les clients.

Le poste vise des profils Bac+5 en microélectronique, avec expérience potentielle ou niveaux débutant à expert, et une capacité à évoluer sur des projets multicœurs et multi-technologies.

Qualifications

• Idéalement diplômé d'une école d'ingénieur ou université Bac+5 en microélectronique.
• Expérience en ASIC/FPGA et outils EDA.
• Connaissance des standards RTL et vérification (UVM).
• Capacité à travailler sur la chaîne complète: RTL à GDSII.

Responsabilités

• Définition et spécification d'architectures ASIC (fonctionnelle et testabilité).
• Modélisation RTL (VHDL, Verilog) avec emphase sur modules ASIC.
• Vérification de la modélisation en environnement ASIC (UVM).
• Implémentation & simulation du Design For Test (DFT, ATPG).
• Conception physique du circuit jusqu’au GDSII (Synthesis, Place & Route, DRC, LVS).

Connaissances

ASICs

MPU/MCU

FPGA

SystemVerilog

VHDL

UVM

DFT

RTL design

Python/Tcl

Verilog

Formation

BAC+5 en microélectronique

Outils

Cadence

Synopsys

Siemens

Description du poste

Capgemini Engineering recrute un ingénieur R&D ASIC pour définir des architectures et entraîner la vérification RTL, UVM et DFT sur des blocs ASIC complexes. Vous participerez à l’implémentation et au test jusqu’au GDSII, en collaboration avec les équipes EDA et les clients.

Le poste vise des profils Bac+5 en microélectronique, avec expérience potentielle ou niveaux débutant à expert, et une capacité à évoluer sur des projets multicœurs et multi-technologies.