Ingénieur ASIC R&D – Architecture, RTL & DFT

Capgemini Engineering; Cesson; Híbrido; EUR 70 000 - 90 000; Tempo integral

Vantagens oferecidas por esta oferta de emprego

Télétravail international

Formations et certifications en libre-

Plan d’actionnariat

Resumo da oferta

Capgemini Engineering recherche un ingénieur ASIC expérimenté pour définir et spécifier des architectures ASIC, modéliser en RTL et vérifier des modules complexes jusqu’au GDSII dans un cadre international.

Idéalement diplômé Bac+5 en microélectronique, vous maîtrisez VHDL/SystemVerilog, DFT/ATPG et outils EDA (Cadence, Siemens, Synopsys). Poste hybride avec télétravail possible, Paris région/IDF.

Qualificações

• Idéalement diplôme d’ingénieur ou équivalent Bac+5 en microélectronique.
• Tout niveau d’expérience sera considéré, du débutant à l’expert, y compris techniciens expérimentés (10+ ans).
• Connaissance des ASICs, MPU/MCU ou FPGA embarquant les ISA et fonctionnalités listées.

Responsabilidades

• Définition et spécification d’architectures d’ASIC (Fonctionnelle et Testabilité)
• Modélisation en RTL (VHDL, Verilog) avec emphase sur conception de modules ASIC
• Vérification de la modélisation dans un environnement ASIC (UVM, …)
• Implementation & simulation du Design For Test (DFT, ATPG)
• Design physique du circuit jusqu’au GDSII (Synthèse, PlacementRoutage, DRC, LVS)

Conhecimentos

ASIC architectures

RTL design

VHDL/SystemVerilog

ASIC verification

DFT/ATPG

Physical design

EDA tools

Automation (Python)

Formação académica

Bac+5 en microélectronique

Ferramentas

Cadence

Siemens

Synopsys

Descrição da oferta de emprego

Capgemini Engineering recherche un ingénieur ASIC expérimenté pour définir et spécifier des architectures ASIC, modéliser en RTL et vérifier des modules complexes jusqu’au GDSII dans un cadre international.

Idéalement diplômé Bac+5 en microélectronique, vous maîtrisez VHDL/SystemVerilog, DFT/ATPG et outils EDA (Cadence, Siemens, Synopsys). Poste hybride avec télétravail possible, Paris région/IDF.