Ingénieur R&D ASIC — Architectures RTL & DFT | Télétravail

Capgemini Engineering; Paris; Teletrabalho; EUR 65 000 - 90 000; Tempo integral

Vantagens oferecidas por esta oferta de emprego

Télétravail international

Formations en libre accès

Parcours d’intégration 9 mois

Plan d'actionnariat

Resumo da oferta

Capgemini Engineering, leader mondial des services d'ingénierie, recrute pour renforcer ses expertises en semi-conducteurs et systèmes embarqués. Vous contribuerez au développement de solutions ASIC avancées et participerez à des projets à fort impact sur des nœuds technologiques de pointe.

Le poste implique de travailler sur l’ensemble du cycle: définition, RTL, vérification et design physique jusqu’au GDSII, avec des technologies comme ARM/RISCV et des environnements UVM.

Qualificações

• Expérience sur ASICs, MPU/MCU ou FPGA embarquant les ISA (ARM, RISCV, etc.).
• Conception de modules RTL (IP) et Top, intégration.
• Vérification RTL/ASIC Top (timings, C/C++, UVM).

Responsabilidades

• Définition et spécification d’architectures d’ASIC (Fonctionnelle et Testabilité).
• Modélisation en RTL (VHDL, Verilog) avec emphasis sur la conception de modules ASIC.
• Vérification de la modélisation dans un environnement ASIC (UVM, …).
• Implémentation & simulation du Design For Test (DFT, ATPG).
• Design physique du circuit jusqu’au GDSII (Synthèse, Placement, Routage, DRC, LVS).

Conhecimentos

ASIC knowledge

ARM ISA

Verilog/SystemVerilog

VHDL

RTL design

UVM

DFT/ATPG

Ferramentas

UVM environment

RTL simulation tools

GDSII tooling

Descrição da oferta de emprego

Capgemini Engineering, leader mondial des services d'ingénierie, recrute pour renforcer ses expertises en semi-conducteurs et systèmes embarqués. Vous contribuerez au développement de solutions ASIC avancées et participerez à des projets à fort impact sur des nœuds technologiques de pointe.

Le poste implique de travailler sur l’ensemble du cycle: définition, RTL, vérification et design physique jusqu’au GDSII, avec des technologies comme ARM/RISCV et des environnements UVM.