Ingénieur Verification Asic H/F

ELSYS Design

Aix-en-Provence

On-site

EUR 55,000 - 80,000

Full time

2 days ago
Be an early applicant

Get a reply from this employer

Your resume and cover letter, tailored to exactly what they’re hiring for.

Get past ATS filters

Benefits offered by this job

RTT 10 jours
Repas/Titre restaurant
Mutuelle Santé Famille
Compte Epargne Temps
Participation et Intéressement
Prime de cooptation 1000/1500€
Prime de vacances
Prime Transport

Job summary

ELSYS Design SA recherche un Ingénieur Vérification ASIC pour rejoindre son bureau d'Aix-en-Provence. Vous participerez à la validation de designs numériques complexes dans un environnement conforme aux standards de développement.

Vous rédigerez les plans de vérification, développerez des environnements SystemVerilog/UVM, créerez des stimuli PSS et réaliserez des simulations RTL et netlist. Maîtrise Cadence, Spyglass et JasperGold exigée.

Qualifications

  • Diplôme d'ingénieur en électronique ou équivalent requis.
  • Minimum 2 ans d'expérience en vérification ASIC.
  • Maîtrise SystemVerilog/Verilog/VHDL.
  • Expertise UVM et connaissance des standards PSS.
  • Connaissance des outils de vérification Cadence, Spyglass, JasperGold.
  • Autonomie, rigueur et travail en équipe.

Responsibilities

  • Définir et rédiger les plans de vérification.
  • Développer des environnements de test en SystemVerilog avec UVM.
  • Créer des stimuli et scénarios de test (PSS, Perspec).
  • Réaliser des simulations RTL et netlist.
  • Analyser les résultats et assurer la couverture fonctionnelle.
  • Automatiser les tests et scripts en C si nécessaire.
  • Utiliser des outils de vérification tels que Cadence, Spyglass, JasperGold.
  • Gérer les configurations avec SVN ou Git.
  • Respecter le design flow interne et les standards qualité.

Skills

SystemVerilog
UVM
RTL verification
Teamwork

Education

Diplôme d'ingénieur en électronique

Tools

Cadence
Spyglass
JasperGold

Job description

En tant qu'Ingénieur Vérification ASIC, vous jouerez un rôle clé dans la validation des designs numériques complexes. Vous interviendrez dans un environnement sécurisé et conforme aux standards de développement, en utilisant des méthodologies avancées de vérification.

Vos responsabilités :
  • Définir et rédiger les plans de vérification
  • Développer des environnements de test en SystemVerilog avec UVM
  • Créer des stimuli et scénarios de test (PSS, Perspec)
  • Réaliser des simulations RTL et netlist
  • Analyser les résultats et assurer la couverture fonctionnelle
  • Automatiser les tests et scripts en C si nécessaire
  • Utiliser des outils de vérification tels que Cadence, Spyglass, JasperGold
  • Gérer les configurations avec SVN ou Git
  • Respecter le design flow interne et les standards qualité

L'agence de rattachement de cette offre se situe à Aix.

L'agence de rattachement de cette offre se situe à Aix.

L'agence de rattachement de cette offre se situe à Aix-En-Provence.

Profil Recherché
  • Diplôme d'ingénieur ou équivalent en électronique, micro-électronique ou systèmes embarqués
  • Minimum 2 ans d'expérience en vérification ASIC
  • Maîtrise des langages SystemVerilog, Verilog/VHDL
  • Expertise en méthodologies UVM et connaissance des standards PSS
  • Connaissance des outils de vérification (Cadence, Spyglass, JasperGold)
  • Autonomie, rigueur et capacité à travailler en équipe
Avantages Salariaux
  • 10 jours de RTT par an
  • Allocation repas ou Titre restaurant presque intégralement pris en charge
  • Mutuelle Santé Famille
  • Compte Epargne Temps
  • Participation et Intéressement
  • Prime de cooptation de 1000 ou 1500 €
  • Prime de vacances
  • Prime Transport de 200 € net par an et 50 € brut mensuel.
Qui sommes-nous

ELSYS Design est une société d'ingénierie spécialisée dans la conception de systèmes électroniques embarqués.

Nous accompagnons nos clients issus de secteurs variés (énergie, semiconducteur, défense, spatial, transport, etc.) dans 4 domaines principaux : la microélectronique (FPGA, ASIC, SoC), la carte, le logiciel embarqué et l'ingénierie système.

Chez ELSYS Design, nous sommes tous ingénieurs, votre manager sera donc lui aussi issu de la technique. Il veillera à vous proposer des projets pertinents qui vous permettront de vous constituer une expérience riche, bâtie sur un socle de compétences recherchées.

Vous aimez relever des défis techniques ? Vous avez envie d'évoluer dans une ambiance humaine, bienveillante et responsabilisante ? D'intégrer une structure familiale, présentant les avantages d'un grand groupe ?

Get your free, confidential resume review.

or drag and drop your file here.

Similar jobs

Similar jobs worth comparing

Ingénieur en Vérification UVM expérimenté pour ASIC F/H
Ingénieur en Vérification UVM expérimenté pour ASIC F/H

ELSYS Design SA • Villeurbanne

On-site
EUR 55,000 - 75,000
RTT 10 jours
Repas/Titre restaurant
Mutuelle Santé Famille
+6
Ingénieur en Vérification UVM expérimenté pour ASIC / SoC F/H
Ingénieur en Vérification UVM expérimenté pour ASIC / SoC F/H

Elsys Design • Valbonne

On-site
EUR 40,000 - 60,000
10 jours de RTT par an
Allocation repas prise en charge
Mutuelle Santé Famille
+5
Ingénieur Tech Lead Fpga - Asic H/F
Ingénieur Tech Lead Fpga - Asic H/F

ELSYS Design • Aix-en-Provence

On-site
EUR 90,000 - 120,000
RTT 10 jours
Allocation repas
Titre restaurant
+6
Leader Technique en Verification ASIC & UVM - F/H
Leader Technique en Verification ASIC & UVM - F/H

ELSYS DESIGN • Grenoble

On-site
EUR 70,000 - 110,000
10 jours RTT par an
Titre restaurant
Mutuelle Santé Famille
+5
Ingénieur(e) Vérification SoC H/F
Ingénieur(e) Vérification SoC H/F

ELSYS Design SA • Vallauris

On-site
EUR 42,000 - 62,000
RTT 10 jours
Titre-restaurant
Mutuelle santé
+5
Ingénieur Vérification SoC/FPGA
Ingénieur Vérification SoC/FPGA

ELSYS Design SA • Cesson-Sévigné

Remote
EUR 35,000 - 50,000
10 jours RTT par an
Allocation repas / Titre restaurant
Mutuelle Santé Famille
+5
Ingénieur(e) Design ASIC H/F
Ingénieur(e) Design ASIC H/F

ELSYS Design SA • Vallauris

On-site
EUR 45,000 - 65,000
RTT 10 jours/an
Repas / Titre restaurant
Mutuelle Santé Famille
+5
Ingénieur Design ASIC/FPGA - H/F
Ingénieur Design ASIC/FPGA - H/F

Elsys Design • Rennes

On-site
EUR 35,000 - 50,000
10 jours de RTT par an
Allocation repas ou Titre restaurant
Mutuelle Santé Famille
+5
Ingénieur Tech lead FPGA/ASIC
Ingénieur Tech lead FPGA/ASIC

ELSYS Design SA • France

Remote
EUR 90,000 - 120,000
RTT 10 jours
Repas et titres-restaurant
Mutuelle Santé famille
+5
Stage : Automatisation de la Vérification de module de System On Chip
Stage : Automatisation de la Vérification de module de System On Chip

ELSYS Design SA • France

Remote
EUR 7,800 - 12,000
Titre restaurant presque intégralement
Accès aux activités sociales et cultur
Prime Transport de 200 € net par an