Ingénieur(e) Vérification SoC H/F

ELSYS Design SA

Vallauris

Sur place

EUR 42 000 - 62 000

Plein temps

Il y a 18 heures
Soyez parmi les premiers à postuler
Générateur de candidature

N’envoyez pas un CV générique — générez un CV et une lettre de motivation adaptés à ce poste précis.

Passez les filtres ATS

Avantages offerts par ce poste

RTT 10 jours
Titre-restaurant
Mutuelle santé
Compte épargne temps
Participation et intéressement
Prime de cooptation 1000-1500€
Prime de vacances
Prime transport 200€ net/an

Résumé du poste

ELSYS Design est une société d’ingénierie spécialisée dans la conception de systèmes électroniques embarqués. Nous accompagnons nos clients dans des secteurs variés et proposons des projets stimulants autour de FPGA, ASIC et SoC.

La mission consiste à prendre en charge la vérification bloc/top level de SoC complexes pour des projets automobiles, avec analyse, plans de vérification, et exécution de tests en UVM/SystemVerilog, puis debug et remontée au designer.

Qualifications

  • Maîtrise d'un langage de description RTL (Verilog ou VHDL)
  • Connaissance du SystemVerilog et de la méthodologie UVM
  • Anglais courant (écrit et oral)

Responsabilités

  • Analyser l'architecture et rédiger le plan de vérification bloc (PCIx, DMA, HSM, PMU...)
  • Rédiger les plans de test et implémenter/exécuter les testcases en UVM/SystemVerilog ou dirigé (VHDL/C)
  • Effectuer le debug et remonter les anomalies au designer

Connaissances

Verilog/VHDL
SystemVerilog
UVM
Anglais courant

Outils

SystèmeVerilog

Description du poste

Dans le cadre de 2 nouveaux projets automobiles pour des futures systèmes autonomes et connectés, la mission consiste à prendre en charge la vérification bloc/top level de SoC complexes :

Les principaux objectifs des postes sont :

  • Analyse de l'architecture
  • Rédiger la plan de vérification bloc (PCIx, DMA, HSM, PMU...)
  • Rédiger les plans de test
  • Implémenter et exécuter les testcases en UVM/SsystemVerilog ou dirigé (VHDL/C)
  • Debug puis remontée au designer
Profil recherché
  • Maitrise d'un langage de description RTL (Verilog ou VHDL)
  • Connaissance du SystemVerilog et de la méthodologie UVM
  • Anglais courant (écrit et oral)
Avantages salariaux
  • 10 jours de RTT par an
  • Allocation repas ou Titre restaurant presque intégralement pris en charge
  • Mutuelle Santé Famille
  • Compte Epargne Temps
  • Participation et Intéressement
  • Prime de cooptation de 1000 ou 1500 €
  • Prime de vacances
  • Prime Transport de 200 € net par an et 50 € brut mensuel.
Qui sommes-nous

ELSYS Design est une société d’ingénierie spécialisée dans la conception de systèmes électroniques embarqués.

Nous accompagnons nos clients issus de secteurs variés (énergie, semiconducteur, défense, spatial, transport, etc.) dans 4 domaines principaux : la microélectronique (FPGA, ASIC, SoC), la carte, le logiciel embarqué et l’ingénierie système.

Chez ELSYS Design, nous sommes tous ingénieurs, votre manager sera donc lui aussi issu de la technique. Il veillera à vous proposer des projets pertinents qui vous permettront de vous constituer une expérience riche, bâtie sur un socle de compétences recherché.

Vous aimez relever des défis techniques ? Vous avez envie d’évoluer dans une ambiance humaine, bienveillante et responsabilisante ? D’intégrer une structure familiale, présentant les avantages d’un grand groupe ?

Obtenez votre examen gratuit et confidentiel de votre CV.

ou faites glisser et déposez votre fichier ici.

Similar jobs

Postes similaires à comparer

Ingénieur en Vérification UVM expérimenté pour ASIC / SoC F/H
Ingénieur en Vérification UVM expérimenté pour ASIC / SoC F/H

Elsys Design • Valbonne

Sur place
EUR 40 000 - 60 000
10 jours de RTT par an
Allocation repas prise en charge
Mutuelle Santé Famille
+5
Ingénieur en Vérification UVM expérimenté pour ASIC F/H
Ingénieur en Vérification UVM expérimenté pour ASIC F/H

ELSYS Design SA • Villeurbanne

Sur place
EUR 55 000 - 75 000
RTT 10 jours
Repas/Titre restaurant
Mutuelle Santé Famille
+6
Ingénieur en Validation Hardware pour cible ASIC-SoC H/F
Ingénieur en Validation Hardware pour cible ASIC-SoC H/F

ELSYS Design SA • Valbonne

Sur place
EUR 52 000 - 72 000
RTT 10 jours
Titre-restaurant
Mutuelle Santé Famille
+5
Ingénieur validation logiciel embarqué - H/F
Ingénieur validation logiciel embarqué - H/F

Elsys Design • Villeurbanne

Sur place
EUR 47 000 - 62 000
RTT 10 jours/an
Repas ou Titre-restaurant
Mutuelle Santé Famille
+5
Ingénieur Intégration Vérification Systèmes Embarqués F/H
Ingénieur Intégration Vérification Systèmes Embarqués F/H

ELSYS Design SA • Cachan

Sur place
EUR 55 000 - 75 000
10 jours RTT
Allocation repas / Titre restaurant
Mutuelle Santé Famille
+4
Ingénieur conception électronique - H/F
Ingénieur conception électronique - H/F

Elsys Design • Villeurbanne

Sur place
EUR 45 000 - 70 000
RTT 10 jours par an
Mutuelle Santé Famille
Prime de cooptation
+1
Ingénieur en Vérification Uvm Expérimenté pour Asic - Soc H/F
Ingénieur en Vérification Uvm Expérimenté pour Asic - Soc H/F

ELSYS Design SA • Valbonne

Sur place
EUR 45 000 - 55 000
10 RTT par an
Repas / Titre-restaurant
Mutuelle Santé Famille
+5
Ingénieur(e) Design FPGA / SoC (H/F)
Ingénieur(e) Design FPGA / SoC (H/F)

Elsys Design • Toulouse

Sur place
EUR 45 000 - 65 000
10 jours de RTT par an
Allocation repas prise en charge
Mutuelle Santé Famille
+4
Stage - Vérification Numérique Uvm Systemverilog H/F
Stage - Vérification Numérique Uvm Systemverilog H/F

ELSYS Design SA • Villeurbanne

Sur place
EUR 13 000 - 18 000
Titre restaurant
Prime Transport
Activités sociales du CSE
Responsable Pôle Software Transport H/F
Responsable Pôle Software Transport H/F

ELSYS Design SA • Villeurbanne

Hybride
EUR 70 000 - 95 000
RTT 10 jours/an
Repas / Titre restaurant
Mutuelle Santé Famille
+5