Ingénieur en Vérification UVM expérimenté pour ASIC / SoC F/H

Elsys Design

Valbonne

On-site

EUR 40,000 - 60,000

Full time

14 days+

A complete application in a minute

Tailored resume and cover letter, ready to send.

Get past ATS filters

Benefits offered by this job

10 jours de RTT par an
Allocation repas prise en charge
Mutuelle Santé Famille
Compte Epargne Temps
Participation et Intéressement
Prime de cooptation de 1000 ou 1500 €
Prime de vacances
Prime Transport de 200 €

Job summary

Une société d'ingénierie spécialisée cherche un ingénieur en microélectronique à Valbonne. Le candidat doit avoir une expérience en vérification de code RTL avec UVM et maîtriser System Verilog. Il sera responsable de rédiger des plans de vérification, développer des codes scalables, et créer des tests en C. Des compétences en communication et en automatisation de flux de travail sont requises. Rejoignez une équipe dynamique dans une ambiance humaine et bienveillante.

Qualifications

  • Plusieurs années d'expérience en vérification de code RTL avec méthodologie UVM.
  • Aisance en communication avec les autres membres de l’équipe.

Responsibilities

  • Rédiger et critiquer des plans de vérification.
  • Développer du code réutilisable et scalable.
  • Écrire la couverture fonctionnelle et la couverture de code.
  • Automatiser les flux de travail de vérification.
  • Développer des tests de base en C.

Skills

System Verilog
UVM
Python
C/C++
VHDL
Verilog
Communication en anglais

Education

Ingénieur en microélectronique

Tools

Siemens
Cadence
Synopsys

Job description

Nous recherchons un ingénieur en microélectronique, justifiant d'une première expérience réussie en vérification au top level de SoC ou ASIC.

Voici l’ensemble de vos responsabilités :

  • Capacité à rédiger et critiquer des plans de vérification précis et faciles à réutiliser.
  • Expertise avancée dans le développement de code réutilisable et scalable, avec une profonde maîtrise du System Verilog et une compétence avérée en méthodologie UVM.
  • Solide compétence dans la planification exhaustive et l'écriture précise de la couverture fonctionnelle ainsi que la couverture de code (coverage) pour assurer une vérification rigoureuse.
  • Maîtrise avancée des langages de script tels que Python, Perl, Tcl, démontrant la capacité à concevoir des scripts pour automatiser et optimiser les nouveaux flux de travail de vérification.
  • Familiarité approfondie avec les outils de pointe et les processus avancés liés au développement de bancs de tests, englobant tous les aspects du cycle de vérification (Siemens / Cadence / Synopsys)
  • Expérience significative avec les langages C/C++, attestant de la capacité à rédiger des tests de base en C pour renforcer la vérification système globale.
  • Communication facile pour échanger avec les autres membres de l’équipe et les autres métiers (design / DFT / backend)

L'agence de rattachement de cette offre se situe à Valbonne-Sophia-Antipolis.

Profil recherché

Ingénieur en micro-électronique de formation, vous justifiez de plusieurs années d'expérience en Vérification de code RTL avec la méthodologie UVM.

De plus vous avez déjà acquis les compétences suivantes :

  • Maîtrise étendue de la vérification de System-on-Chip (SoC) en utilisant la méthodologie UVM.
  • Expertise approfondie dans la conception et l'implémentation de tests dirigés en langage C, illustrant une polyvalence technique.
  • Excellente compétence dans l'utilisation de langages de programmation variés, tels que VHDL, Verilog/SystemVerilog, C embarqué, Specman.
  • Capacité à aborder les défis de la vérification de manière holistique, en adaptant les langages aux exigences spécifiques de chaque situation.
  • Aisance en anglais, aussi bien à l'oral qu'à l'écrit, facilitant une communication efficace au sein d'équipes internationales.
Avantages salariaux
  • 10 jours de RTT par an
  • Allocation repas ou Titre restaurant presque intégralement pris en charge
  • Mutuelle Santé Famille
  • Compte Epargne Temps
  • Participation et Intéressement
  • Prime de cooptation de 1000 ou 1500 €
  • Prime de vacances
  • Prime Transport de 200 € net par an et 50 € brut mensuel.
Qui sommes-nous

ELSYS Design est une société d’ingénierie spécialisée dans la conception de systèmes électroniques embarqués.

Nous accompagnons nos clients issus de secteurs variés (énergie, semiconducteur, défense, spatial, transport, etc.) dans 4 domaines principaux : la microélectronique (FPGA, ASIC, SoC), la carte, le logiciel embarqué et l’ingénierie système.

Chez ELSYS Design, nous sommes tous ingénieurs, votre manager sera donc lui aussi issu de la technique. Il veillera à vous proposer des projets pertinents qui vous permettront de vous constituer une expérience riche, bâtie sur un socle de compétences recherchées.

Vous aimez relever des défis techniques ? Vous avez envie d’évoluer dans une ambiance humaine, bienveillante et responsabilisante ? D’intégrer une structure familiale, présentant les avantages d’un grand groupe ?

Alors, n’hésitez plus : postulez et rencontrons-nous !

Get your free, confidential resume review.

or drag and drop your file here.

Similar jobs

Similar jobs worth comparing

Ingénieur Vérification SoC/FPGA
Ingénieur Vérification SoC/FPGA

ELSYS Design SA • Cesson-Sévigné

Remote
EUR 35,000 - 50,000
10 jours RTT par an
Allocation repas / Titre restaurant
Mutuelle Santé Famille
+5
Ingénieur en Vérification UVM expérimenté pour ASIC F/H
Ingénieur en Vérification UVM expérimenté pour ASIC F/H

ELSYS Design SA • Villeurbanne

On-site
EUR 55,000 - 75,000
RTT 10 jours
Repas/Titre restaurant
Mutuelle Santé Famille
+6
Ingénieur en Vérification UVM Cible ASIC / FPGA / SOC F/H
Ingénieur en Vérification UVM Cible ASIC / FPGA / SOC F/H

Elsys Design • Provence-Alpes-Côte d'Azur

On-site
EUR 45,000 - 65,000
Flex office
Télétravail
Activités sportives et ludiques
Ingénieur(e) Vérification SoC H/F
Ingénieur(e) Vérification SoC H/F

ELSYS Design SA • Vallauris

On-site
EUR 42,000 - 62,000
RTT 10 jours
Titre-restaurant
Mutuelle santé
+5
Leader Technique en Verification ASIC & UVM - F/H
Leader Technique en Verification ASIC & UVM - F/H

ELSYS DESIGN • Grenoble

On-site
EUR 70,000 - 110,000
10 jours RTT par an
Titre restaurant
Mutuelle Santé Famille
+5
Stage : Automatisation de la Vérification de module de System On Chip
Stage : Automatisation de la Vérification de module de System On Chip

ELSYS Design SA • France

Remote
EUR 7,800 - 12,000
Titre restaurant presque intégralement
Accès aux activités sociales et cultur
Prime Transport de 200 € net par an
Ingénieur Verification Asic H/F
Ingénieur Verification Asic H/F

ELSYS Design • Aix-en-Provence

On-site
EUR 55,000 - 80,000
RTT 10 jours
Repas/Titre restaurant
Mutuelle Santé Famille
+5
STAGE : Vérification SoC/FPGA - SV/UVM vs. VUnit
STAGE : Vérification SoC/FPGA - SV/UVM vs. VUnit

ELSYS Design SA • France

Remote
EUR 10,000 - 15,000
Titre restaurant
Activités sociales et culturelles du C
Prime Transport 200 € net par an
Stage : GenAI pour l’automatisation de la vérification FPGA/ASIC
Stage : GenAI pour l’automatisation de la vérification FPGA/ASIC

ELSYS Design SA • Rennes

On-site
EUR 8,900 - 13,000
Titre restaurant
Activités CSE
Ingénieur validation électronique - H/F
Ingénieur validation électronique - H/F

ELSYS Design SA • Villeurbanne

Hybrid
EUR 42,000 - 62,000
10 jours de RTT par an
Allocation repas / Titre restaurant
Mutuelle Santé Famille
+5