Ingénieur Vérification SoC/FPGA

ELSYS Design SA; Cesson-Sévigné; Remote; EUR 35,000 - 50,000; Full time

Benefits offered by this job

10 jours RTT par an

Allocation repas / Titre restaurant

Mutuelle Santé Famille

Compte Épargne Temps

Participation et Intéressement

Prime de cooptation 1000–1500€

Prime de vacances

Prime Transport 200€ net/an et 50€brut

Job summary

ELSYS Design recherche un ingénieur en vérification de circuit intégré numérique à Cesson-Sévigné (35) pour renforcer son pôle de vérification. Salaire entre 35 et 50 K€ annuels, avec perspective d’évolution et accompagnement par le leader technique.

Vous participerez à la vérification et validation de projets SoC/FPGA dirigés et UVM, rédigeant des plans de vérification, concevant des VIPs et développant des modèles comportementaux en SystemVerilog ou C.

Qualifications

• Diplôme d’ingénieur BAC+5 en électronique numérique requis.
• Première expérience en vérification au niveau IP ou top level SoC/FPGA souhaitée.
• Bonne maîtrise des méthodes SV/UVM pour la vérification SoC.

Responsibilities

• Rédaction des plans de vérification.
• Conception de VIPs.
• Implémentation des VIPs dans l’environnement de simulation SystemVerilog.
• Développement de modèles comportementaux en SystemVerilog ou C.
• Implémentation de générateurs de séquences et de testcases dirigés en C ou VHDL.
• Rédaction des rapports de vérification.
• Interactions avec l’équipe design pour prise en charge des bugs et évolutions fonctionnelles.

Skills

SystemVerilog

UVM

C embarqué

Anglais technique

Education

Diplôme ingénieur BAC+5 en électronique numérique

Tools

Git

Jira

Job description

Contexte et lieu de mission : ELSYS Design recherche un ingénieur en vérification de circuit intégré numérique afin de renforcer son pôle de compétences en place à Cesson-Sévigné (35). Dans ce contexte, vous participerez à la vérification et validation de projets (dirigés et UVM) sur SoC/FPGA. Salaire compris entre 35 et 50K€.

Environnement : En participant à l’élaboration de la stratégie de tests, vous aurez l’opportunité d’innover sur des projets ambitieux au sein de notre équipe de vérification. Un accompagnement de notre leader technique vous permettra de monter rapidement en compétences prendre pleinement en main vos responsabilités.

Responsabilités :

• Rédaction des plans de vérification
• Conception de VIPs
• Implémentation des VIPs dans l'environnement de simulation SystemVerilog.
• Développement de modèles comportementaux en SystemVerilog ou C
• Implémentation de générateurs de séquences et de testcases dirigés en C ou VHDL
• Rédaction des rapports de vérification
• Interactions avec l’équipe design pour prise en charge des bugs fixes et des évolutions fonctionnelles.

L'agence de rattachement de cette offre se situe à Rennes.

Description de l'offre

Contexte et lieu de mission : ELSYS Design recherche un ingénieur en vérification de circuit intégré numérique afin de renforcer son pôle de compétences en place à Cesson-Sévigné (35). Dans ce contexte, vous participerez à la vérification et validation de projets (dirigés et UVM) sur SoC/FPGA. Salaire compris entre 35 et 50K€.

Environnement : En participant à l’élaboration de la stratégie de tests, vous aurez l’opportunité d’innover sur des projets ambitieux au sein de notre équipe de vérification. Un accompagnement de notre leader technique vous permettra de monter rapidement en compétences prendre pleinement en main vos responsabilités.

Responsabilités :

• Rédaction des plans de vérification
• Conception de VIPs
• Implémentation des VIPs dans l'environnement de simulation SystemVerilog.
• Développement de modèles comportementaux en SystemVerilog ou C
• Implémentation de générateurs de séquences et de testcases dirigés en C ou VHDL
• Rédaction des rapports de vérification
• Interactions avec l’équipe design pour prise en charge des bugs fixes et des évolutions fonctionnelles.

L'agence de rattachement de cette offre se situe à Rennes.

Profil recherché

• Vous détenez un diplôme ingénieur BAC +5 en électronique numérique et justifiez d’au moins une première expérience professionnelle en vérification au niveau IP ou top level de SoC/FPGA.
• Vous maitrisez les méthodes de vérification SoC SV/UVM
• Vous êtes à l’aise sur des langages SystemVerilog, ou C embarqué - VHDL ou Verilog/SystemVerilog
• Vous maitrisez des outils de gestion de configuration (GIT ou équivalent) et ticketing (Jira)
• Un anglais courant (écrit et oral) est nécessaire pour le poste
• Et surtout, vous savez travailler dans différents contextes et nouer de bonnes relations de travail au sein de votre équipes techniques !

Avantages salariaux

• 10 jours de RTT par an
• Allocation repas ou Titre restaurant presque intégralement pris en charge
• Mutuelle Santé Famille
• Compte Epargne Temps
• Participation et Intéressement
• Prime de cooptation de 1000 ou 1500 €
• Prime de vacances
• Prime Transport de 200 € net par an et 50 € brut mensuel.

Qui sommes-nous

ELSYS Design est une société d’ingénierie spécialisée dans la conception de systèmes électroniques embarqués.

Nous accompagnons nos clients issus de secteurs variés (énergie, semiconducteur, défense, spatial, transport, etc.) dans 4 domaines principaux : la microélectronique (FPGA, ASIC, SoC), la carte, le logiciel embarqué et l’ingénierie système.

Chez ELSYS Design, nous sommes tous ingénieurs, votre manager sera donc lui aussi issu de la technique. Il veillera à vous proposer des projets pertinents qui vous permettront de vous constituer une expérience riche, bâtie sur un socle de compétences recherchées.

Vous aimez relever des défis techniques ? Vous avez envie d’évoluer dans une ambiance humaine, bienveillante et responsabilisante ? D’intégrer une structure familiale, présentant les avantages d’un grand groupe ?

Alors, n’hésitez plus : postulez et rencontrons-nous !