Ingénieur en Vérification UVM expérimenté pour ASIC F/H

ELSYS Design SA; Villeurbanne; On-site; EUR 55,000 - 75,000; Full time

Benefits offered by this job

RTT 10 jours

Repas/Titre restaurant

Mutuelle Santé Famille

Compte Epargne Temps

Participation et Intéressement

Prime de cooptation 1000 €

Prime de vacances

Prime Transport 200 € net/an et 50 €br

Prime Transport 50€ brut/mois

Job summary

ELSYS Design recrute un ingénieur vérification digitale expérimenté pour des ASIC/SoC dédiés à des systèmes de détection intelligents. Vous analyserez les spécifications, définirez la stratégie de vérification et développerez des environnements SystemVerilog/UVM réutilisables.

Vous concevrez des composants du testbench, écrirez des tests et assurerez la couverture fonctionnelle et de code, en coordonnant avec design, firmware et backend. Anglais courant apprécié.

Qualifications

• Bac+5 souhaité, expérience confirmée en vérification digitale ASIC/SoC.
• Maîtrise des environnements SystemVerilog/UVM et des tests automatisés.
• Contribution à des projets multi-domaines et collaboration internationale.

Responsibilities

• Analyser les spécifications et l’architecture du circuit.
• Définir la stratégie de vérification des blocs IP et du SoC.
• Rédiger, maintenir et challenger les plans de vérification.
• Développer des environnements de vérification réutilisables en SystemVerilog/UVM.
• Concevoir les composants du testbench: agents, drivers, monitors, sequencers, scoreboards et modèles de référence.
• Développer des tests aléatoires et dirigés; mettre en place des assertions SystemVerilog.
• Définir et implémenter la couverture fonctionnelle et de code.
• Analyser les régressions et assurer le suivi avec les équipes.
• Tests système en C/C++; automatiser les campagnes de tests et l’analyse des résultats avec Python/Perl/Tcl.
• Participer aux revues de spécifications et de code RTL; améliorer les environnements et processus.

Skills

Méthodologie UVM

Développement testbench

Vérification IP/SoC

Couverture fonctionnelle

Cadence/EDA/Synopsys

Python/Perl/Tcl

C/C++

RTL/Interfaces SPI/I2C/UART

Anglais professionnel

VHDL/Verilog

Education

Diplôme d’ingénieur ou Master 2 en microélectronique / électronique numérique / systèmes embarqués

Tools

Cadence

Siemens EDA

Synopsys

Job description

Dans le cadre du développement de circuits intégrés dédiés à des systèmes de détection intelligents, nous recherchons un ingénieur expérimenté en vérification digitale ASIC/SoC.

Vous interviendrez sur la vérification de blocs IP et de systèmes complets intégrant notamment :

• Des fonctions de traitement de données issues de capteurs ;
• Des interfaces de communication telles que SPI, I²C ou UART ;
• Des registres de contrôle et de statut ;
• Des mécanismes de gestion des horloges et de l’énergie ;
• Des architectures multi-domaines ;
• Des fonctions digitales intégrées dans un environnement mixed-signal.
• Vous rejoindrez une équipe internationale et travaillerez en étroite collaboration avec les ingénieurs design digital, architecture, firmware, DFT, analogique/mixed-signal et backend.

Vous serez notamment chargé de :

• Analyser les spécifications fonctionnelles et l’architecture du circuit ;
• Définir la stratégie de vérification des blocs IP et du SoC ;
• Rédiger, maintenir et challenger les plans de vérification ;
• Développer des environnements de vérification réutilisables et évolutifs en SystemVerilog/UVM ;
• Concevoir les composants du testbench : agents, drivers, monitors, sequencers, scoreboards et modèles de référence ;
• Développer des tests contraints aléatoires et des séquences dirigées ;
• Mettre en place des assertions SystemVerilog ;
• Définir et implémenter la couverture fonctionnelle ;
• Analyser la couverture fonctionnelle et la couverture de code ;
• Identifier les scénarios manquants et piloter la fermeture de couverture ;
• Développer des tests système en C/C++ ;
• Automatiser les campagnes de tests et l’analyse des résultats avec Python, Perl ou Tcl ;
• Analyser les régressions, qualifier les anomalies et assurer leur suivi avec les équipes concernées ;
• Participer aux revues de spécifications, de code RTL et de méthodologie ;
• Contribuer à l’amélioration continue des environnements et des processus de vérification.
• Ces activités reprennent les compétences centrales du poste initial : plan de vérification, développement SystemVerilog/UVM réutilisable, couverture fonctionnelle et de code, scripting, tests en C et coordination avec les métiers design, DFT et backend.

Profil recherché

Diplômé d’une école d’ingénieurs ou d’un Master 2 en microélectronique, électronique numérique ou systèmes embarqués, vous justifiez d’au moins 5 ans d’expérience en vérification digitale ASIC/SoC.

Vous avez déjà participé à des projets complexes, idéalement dans les domaines suivants :

• Capteurs MEMS ou systèmes de détection
• Circuits basse consommation
• Objets connectés et wearables
• Contrôleurs de communication
• Architectures multi-domaines (horloge, alimentation)

Compétences techniques requises

• Expérience confirmée de la méthodologie UVM
• Développement et maintenance de testbenches
• Vérification IP et SoC
• Couverture fonctionnelle et couverture de code
• Simulations et campagnes de régression
• Connaissance d'un environnement Cadence, Siemens EDA ou Synopsys
• Scripting Python, Perl ou Tcl
• Connaissance du C/C++
• Bonne compréhension des architectures RTL et des interfaces SPI, I²C et UART
• La connaissance de VHDL, Verilog, C embarqué ou Specman constitue un atout.

Compétences appréciées

• Gestion d’énergie et vérification low-power
  UPF
• Vérification de processeurs ou microcontrôleurs
• FPGA Prototyping ou émulation
• Intégration continue appliquée à la vérification

Qualités recherchées

• Rigueur et esprit d’analyse
• Capacité à résoudre des problèmes complexes
• Esprit d’équipe et communication
• Travail en environnement multidisciplinaire
• Force de proposition sur les méthodologies
• Anglais professionnel courant

Avantages salariaux

• 10 jours de RTT par an
• Allocation repas ou Titre restaurant presque intégralement pris en charge
• Mutuelle Santé Famille
• Compte Epargne Temps
• Participation et Intéressement
• Prime de cooptation de 1000 ou 1500 €
• Prime de vacances
• Prime Transport de 200 € net par an et 50 € brut mensuel.

Qui sommes-nous

ELSYS Design est une société d’ingénierie spécialisée dans la conception de systèmes électroniques embarqués.

Nous accompagnons nos clients issus de secteurs variés (énergie, semiconducteur, défense, spatial, transport, etc.) dans 4 domaines principaux : la microélectronique (FPGA, ASIC, SoC), la carte, le logiciel embarqué et l’ingénierie système.

Chez ELSYS Design, nous sommes tous ingénieurs, votre manager sera donc lui aussi issu de la technique. Il veillera à vous proposer des projets pertinents qui vous permettront de vous constituer une expérience riche, bâtie sur un socle de compétences recherchées.

Vous aimez relever des défis techniques ? Vous avez envie d’évoluer dans une ambiance humaine, bienveillante et responsabilisante ? D’intégrer une structure familiale, présentant les avantages d’un grand groupe ?