Leader Technique en Verification ASIC & UVM - F/H

ELSYS DESIGN

Grenoble

On-site

EUR 70,000 - 110,000

Full time

23 hours ago
Be an early applicant

Get a reply from this employer

Your resume and cover letter, tailored to exactly what they’re hiring for.

Get past ATS filters

Benefits offered by this job

10 jours RTT par an
Titre restaurant
Mutuelle Santé Famille
Compte Epargne Temps
Participation et Intéressement
Prime de cooptation
Prime de vacances
Prime Transport

Job summary

ELSYS Design Grenoble recherche un(e) Technical Leader en Vérification ASIC pour accompagner une équipe d’ingénieurs en microélectronique numérique sur un projet industriel ambitieux dans le secteur des semiconducteurs.

Selon votre séniorité, vous piloterez techniquement une équipe de 3 à 10 ingénieurs et participerez à toutes les phases du flot de vérification ASIC.

Qualifications

  • Diplôme d'ingénieur/ Master 2 en électronique numérique.
  • 10 ans d'expérience en développement FPGA/ASIC, dont 4 ans en vérification virtuelle.
  • Maîtrise SystemVerilog et méthodes de vérification UVM.

Responsibilities

  • Analyse des entrants techniques du projet.
  • Répartition des activités et reporting projet.
  • Qualification technique et formation des nouveaux membres.
  • Rédaction et exécution du plan de test et rapport de vérification.

Skills

SystemVerilog
C embarqué
VHDL
Verilog
SystemVerilog

Education

Ingénieur/Master 2 en électronique numérique

Tools

Modelsim
QuestaSim
TCL
Bash
Python

Job description

ELSYS Design Grenoble recherche un(e) Technical Leader en Vérification ASIC afin d'accompagner/supporter une équipe d'ingénieurs spécialisés en microélectronique numérique pour un ambitieux projet industriel dans le secteur des semiconducteurs.

Selon votre niveau de séniorité, vous serez amené(e) à piloter techniquement une équipe de 3 à 10 ingénieurs.

Au sein d'une équipe de spécialistes en la matière, vous interviendrez aussi bien sur des aspects de suivi technique d'activités et de support à l'équipe, que sur des phases du flot de vérification ASIC.

En tant que Leader Technique, vous participez à :

  • L’analyse des entrants techniques du projet,
  • La répartition des activités aux membres de l'équipe,
  • Au reporting projet vis-à-vis du chef de projet Elsys Design
  • La qualification technique des candidats pouvant rejoindre l’équipe,
  • La formation des nouveaux membres,

En tant que Technical Leader, vous participerez aussi activement au projet. Vous interviendrez sur toutes les activités de vérification virtuelle :

  • Définition de la stratégie de vérification,
  • Définition et développement des moyens de vérification,
  • Rédaction du plan de test,
  • Exécution des tests en dry-run et non régression,
  • Mesure et analyse du code coverage,
  • Enregistrement des faits techniques,
  • Rédaction rapport de tests.
Profil recherché

Issu·e d’une formation Ingénieur/Master 2 en électronique numérique, et vous justifiez d’un minimum de 10 ans d'expérience en développement FPGA/ASIC avec au moins 4 ans en vérification virtuelle.

Compte tenu des responsabilités d'encadrement technique qui vous seront confiées, il est attendu que vous ayez une maitrise des compétences suivantes :

  • Maîtrise des langages SystemVerilog, ou C embarqué - VHDL ou Verilog / SystemVerilog
  • Maîtrise des méthodes de Vérification de SoC UVM
  • Simulation sous Modelsim, QuestaSim ou équivalent
  • Scripting (TCL, Bash, Perl ou Python) et de l’environnement UNIX
  • Standard de développement en environnement contraint (DO254, SIL, ECSS).
  • Capacité d’analyse
  • Aisance de communication

Nous recherchons des ingénieur·e·s motivé·e·s par les défis techniques et souhaitant continuer leur montée en compétences sur les métiers de la microélectronique numérique ainsi que sur métiers du management technique.

Avantages salariaux
  • 10 jours de RTT par an
  • Allocation repas ou Titre restaurant presque intégralement pris en charge
  • Mutuelle Santé Famille
  • Compte Epargne Temps
  • Participation et Intéressement
  • Prime de cooptation de 1000 ou 1500 €
  • Prime de vacances
  • Prime Transport de 200 € net par an et 50 € brut mensuel.
Qui sommes-nous

ELSYS Design est une société d’ingénierie spécialisée dans la conception de systèmes électroniques embarqués.

Nous accompagnons nos clients issus de secteurs variés (énergie, semiconducteur, défense, spatial, transport, etc.) dans 4 domaines principaux : la microélectronique (FPGA, ASIC, SoC), la carte, le logiciel embarqué et l’ingénierie système.

Chez ELSYS Design, nous sommes tous ingénieurs, votre manager sera donc lui aussi issu de la technique. Il veillera à vous proposer des projets pertinents qui vous permettront de vous constituer une expérience riche, bâtie sur un socle de compétences recherchées.

Vous aimez relever des défis techniques ? Vous avez envie d’évoluer dans une ambiance humaine, bienveillante et responsabilisante ? D’intégrer une structure familiale, présentant les avantages d’un grand groupe ?

Get your free, confidential resume review.

or drag and drop your file here.

Similar jobs

Similar jobs worth comparing

Ingénieur en Vérification UVM expérimenté pour ASIC F/H
Ingénieur en Vérification UVM expérimenté pour ASIC F/H

ELSYS Design SA • Villeurbanne

On-site
EUR 55,000 - 75,000
RTT 10 jours
Repas/Titre restaurant
Mutuelle Santé Famille
+6
Ingénieur en Vérification UVM expérimenté pour ASIC / SoC F/H
Ingénieur en Vérification UVM expérimenté pour ASIC / SoC F/H

Elsys Design • Valbonne

On-site
EUR 40,000 - 60,000
10 jours de RTT par an
Allocation repas prise en charge
Mutuelle Santé Famille
+5
Ingénieur Vérification SoC/FPGA
Ingénieur Vérification SoC/FPGA

ELSYS Design SA • Cesson-Sévigné

Remote
EUR 35,000 - 50,000
10 jours RTT par an
Allocation repas / Titre restaurant
Mutuelle Santé Famille
+5
Ingénieur Tech lead FPGA/ASIC
Ingénieur Tech lead FPGA/ASIC

ELSYS Design SA • France

Remote
EUR 90,000 - 120,000
RTT 10 jours
Repas et titres-restaurant
Mutuelle Santé famille
+5
Ingénieur(e) Vérification SoC H/F
Ingénieur(e) Vérification SoC H/F

ELSYS Design SA • Vallauris

On-site
EUR 42,000 - 62,000
RTT 10 jours
Titre-restaurant
Mutuelle santé
+5
Stage : Automatisation de la Vérification de module de System On Chip
Stage : Automatisation de la Vérification de module de System On Chip

ELSYS Design SA • France

Remote
EUR 7,800 - 12,000
Titre restaurant presque intégralement
Accès aux activités sociales et cultur
Prime Transport de 200 € net par an
Stage : GenAI pour l’automatisation de la vérification FPGA/ASIC
Stage : GenAI pour l’automatisation de la vérification FPGA/ASIC

ELSYS Design SA • Rennes

On-site
EUR 8,900 - 13,000
Titre restaurant
Activités CSE
Ingénieur Verification Asic H/F
Ingénieur Verification Asic H/F

ELSYS Design • Aix-en-Provence

On-site
EUR 55,000 - 80,000
RTT 10 jours
Repas/Titre restaurant
Mutuelle Santé Famille
+5
Ingénieur(e) Design FPGA Expérimenté
Ingénieur(e) Design FPGA Expérimenté

ELSYS DESIGN • Toulouse

On-site
EUR 45,000 - 70,000
RTT 10 jours par an
Repas / Titre-restaurant pris enCharge
Mutuelle Santé Famille
+5
STAGE : Vérification SoC/FPGA - SV/UVM vs. VUnit
STAGE : Vérification SoC/FPGA - SV/UVM vs. VUnit

ELSYS Design SA • France

Remote
EUR 10,000 - 15,000
Titre restaurant
Activités sociales et culturelles du C
Prime Transport 200 € net par an