STAGE-Vérification UVM d'IPs digitales pour cible ASIC/SoC/FPGA F/H

ELSYS Design SA; Valbonne; On-site; EUR 13,000 - 17,000; Part time

Benefits offered by this job

Titre restaurant

Activités sociales et culturelles du C

Prime Transport de 200 € net par an

Job summary

ELSYS Design recherche un stagiaire en vérification pour travailler sur des projets ASIC/SoC à Sophia Antipolis. Vous étudierez SystemVerilog et UVM, et vous participerez à la mise en place d’un environnement de simulation et au développement du modèle de vérification du DUT.

Vous réaliserez des tests aléatoires contraints et des couvertures, afin d’acquérir une vision globale des systèmes hardware et software, dans une équipe technique et bienveillante.

Qualifications

• Étudier et comprendre SystemVerilog et la méthodologie UVM.
• Mise en place de l'environnement de simulation connectant le DUT via des interfaces.
• Mise en place du modèle de vérification du DUT.
• Mise en place de tests aléatoires contraints et du modèle de couvertures du DUT.
• La vérification associe développement software et hardware.

Responsibilities

• Étudier et comprendre SystemVerilog et UVM.
• Mettre en place l’environnement de simulation connecté au DUT.
• Établir le modèle de vérification du DUT.
• Concevoir des tests aléatoires contraints et les couvertures.
• Préparer l’intégration software/hardware et documenter.

Skills

SystemVerilog

VHDL/Verilog

C/C++

UVM

Education

Dernière année cycle ingénieur électronique

Job description

Pour faire face au défi que constitue la vérification d’ASIC/SoC toujours plus complexes, l’industrie du semi-conducteur converge vers l’adoption universelle d’une méthodologie de vérification baptisée UVM. Cette méthodologie favorise la modularité, la réutilisabilité et l’extensibilité. Elle se base sur des techniques résumées sous les termes de «programmation orientée objet», «Self-Checking Verification Environment», «Constraint RandomTests» et «Coverage/Metric DrivenVerification». Il est intéressant de comparer cette méthodologie à des nouvelles, basées sur du python.

Lors du stage, les principales missions seront donc les suivantes:

• Etudier et comprendre le langage SystemVerilog et la méthodologie UVM
• Mise en place de l'environnement de simulation permettant de se connecter au Design Under Test via des interfaces.
• Mise en place du modèle de vérification du DUT.
• Mise en place de tests aléatoires contraints et du modèle de couvertures du DUT. (functional coverage / code coverage)
• La vérification a l'avantage d'associer les domaines du développement software et hardware.
• En plus d'acquérir une bonne maîtrise de la programmation objet basée sur la bibliothèque UVM, ce stage permettra de développer une vision globale de la réalisation d'un système hardware et en particulier une bonne connaissance des erreurs classiques en design.

Profil recherché

Tu rentres en dernière année de cycle ingénieur en électronique avec option Micro-Electronique, et tu as déjà des connaissances acquises en cours ou en TP sur les langages VHDL / Verilog / SystemVerilog, C/C++.

Tu as aussi des bases solides en simulations / testbench au niveau IP et/ou Top Level.

Dynamique, passionné(e) et motivé(e), tu es en quête de défis techniques.

Le stage se déroulera dans nos locaux de Sophia Antipolis pour une durée minimale de 6 mois.

Avantages salariaux

• Titre restaurant presque intégralement pris en charge
• Accès aux activités sociales et culturelles du CSE
• Prime Transport de 200 € net par an.

Qui sommes-nous

ELSYS Design est une société d’ingénierie spécialisée dans la conception de systèmes électroniques embarqués.

Nous accompagnons nos clients issus de secteurs variés (énergie, semiconducteur, défense, spatial, transport, etc.) dans 4 domaines principaux : la microélectronique (FPGA, ASIC, SoC), la carte, le logiciel embarqué et l’ingénierie système.

Chez ELSYS Design, nous sommes tous ingénieurs, votre manager sera donc lui aussi issu de la technique. Il veillera à vous proposer des projets pertinents qui vous permettront de vous constituer une expérience riche, bâtie sur un socle de compétences recherchées.

Vous aimez relever des défis techniques ? Vous avez envie d’évoluer dans une ambiance humaine, bienveillante et responsabilisante ? D’intégrer une structure familiale, présentant les avantages d’un grand groupe ?