STAGE-FPGA Verification automatisée avec VIPs réutilisables F/H

ELSYS Design SA

Cachan

On-site

EUR 10,000 - 15,000

Part time

28 hours ago
Be an early applicant

Get a reply from this employer

Your resume and cover letter, tailored to exactly what they’re hiring for.

Get past ATS filters

Benefits offered by this job

Titre restaurant
Accès aux activités sociales etculture

Job summary

ELSYS Design recherche un stagiaire en vérification FPGA pour renforcer son framework basé sur VUnit. Vous contribuerez à automatiser l’exécution de tests, améliorer la réutilisabilité des composants et faciliter l’intégration continue des développements.

Au sein de l’équipe FPGA, vous participerez à l’analyse des méthodes existantes, à la définition de l’architecture du framework et au développement d’environnements de test automatisés en VHDL et Python.

Qualifications

  • Connaissances en vérification FPGA et notions d’automatisation.
  • Étudiant(e) en dernière année d’école d’ingénieurs ou Master en Electronique et Systèmes Embarqués.

Responsibilities

  • Mettre en place une infrastructure de vérification basée sur VUnit.
  • Migrer et automatiser les plans de tests existants.
  • Développer des VIPs (composants de vérification réutilisables).
  • Intégrer les campagnes de vérification dans GitLab CI ou Jenkins.
  • Générer des rapports de couverture et d’indicateurs qualité.

Skills

Vérification FPGA
Automatisation

Education

Dernière année d'ingénieurs ou Master Electronique & Systèmes Embarqués

Tools

VUnit
Python
VHDL
GitLab CI / Jenkins

Job description

Les FPGA sont aujourd’hui au cœur de nombreux systèmes critiques dans les domaines du spatial, de la défense, des télécommunications, de l’industrie ou encore de l’IA embarquée. La complexité croissante de ces systèmes rend indispensable la mise en place de méthodologies de vérification performantes afin de garantir leur fiabilité tout en maîtrisant les délais de développement.

Dans les projets industriels, la qualité d’un FPGA repose autant sur sa conception que sur sa stratégie de vérification. Les approches actuelles s’appuient désormais sur l’automatisation des campagnes de tests, l’intégration continue (CI/CD) et la génération automatique d’indicateurs de qualité.

Dans ce contexte, ELSYS Design souhaite renforcer son framework de vérification FPGA basé sur VUnit, afin de proposer un environnement robuste, réutilisable et facilement intégrable aux projets de développement de demain.

L'objectif du stage est de contribuer à la création d'une plateforme de vérification FPGA permettant d'automatiser l'exécution des tests, d'améliorer la réutilisabilité des composants de vérification et de faciliter l'intégration continue des développements.

Le stagiaire participera notamment à :

  • La mise en place d'une infrastructure de vérification basée sur VUnit.
  • La migration et l'automatisation de plans de tests existants.
  • Le développement de composants de vérification réutilisables (VIPs).
  • L'intégration des campagnes de vérification dans une chaîne CI/CD.
  • La mise en œuvre de métriques et de rapports permettant le suivi de la qualité des développements FPGA.

Travaux prévus

Au sein de l'équipe FPGA, le stagiaire participera aux activités suivantes :

  • Analyse des méthodes et environnements de vérification existants.
  • Définition de l'architecture du framework de test.
  • Développement d'environnements de test automatisés en VHDL/Python.
  • Création de VIPs pour protocoles de communication couramment utilisés (AXI-Stream, AXI-Lite, UART, SPI, etc.).
  • Mise en œuvre de tests de régression automatiques.
  • Génération de rapports de couverture et d'indicateurs qualité.
  • Intégration de la solution dans un environnement GitLab CI ou Jenkins.
Profil recherché

Compétences recherchées

Vous êtes étudiant(e) en dernière année d'école d'ingénieurs ou Master en Electronique et Systèmes Embarqués et vous possédez des connaissances validées en :

  • Concepts de vérification FPGA.
  • Vous avez des notions de développement embarqué en C et un réel intérêt pour l'automatisation.

Compétences développées

  • Méthodologies modernes de vérification FPGA.
  • Développement de frameworks de test.
  • Intégration continue appliquée aux systèmes embarqués.
Avantages salariaux
  • Titre restaurant presque intégralement pris en charge
  • Accès aux activités sociales et culturelles du CSE
Qui sommes-nous

ELSYS Design est une société d’ingénierie spécialisée dans la conception de systèmes électroniques embarqués.

Nous accompagnons nos clients issus de secteurs variés (énergie, semiconducteur, défense, spatial, transport, etc.) dans 4 domaines principaux : la microélectronique (FPGA, ASIC, SoC), la carte, le logiciel embarqué et l’ingénierie système.

Chez ELSYS Design, nous sommes tous ingénieurs, votre manager sera donc lui aussi issu de la technique. Il veillera à vous proposer des projets pertinents qui vous permettront de vous constituer une expérience riche, bâtie sur un socle de compétences recherchées.

Vous aimez relever des défis techniques ? Vous avez envie d’évoluer dans une ambiance humaine, bienveillante et responsabilisante ? D’intégrer une structure familiale, présentant les avantages d’un grand groupe ?

Get your free, confidential resume review.

or drag and drop your file here.

Similar jobs

Similar jobs worth comparing

STAGE-FPGA Verification automatisée avec VUnit F/H
STAGE-FPGA Verification automatisée avec VUnit F/H

ELSYS Design SA • France

Hybrid
EUR 6,700 - 13,000
Titre restaurant
Activités CSE
Stage-Fpga Verification Automatisée avec Vips Réutilisables H/F
Stage-Fpga Verification Automatisée avec Vips Réutilisables H/F

ELSYS Design SA • Cachan

On-site
EUR 59,000 - 72,000
Titre restaurant
Activités sociales et culturelles du C
Remboursement de 70% du Pass Navigo en
STAGE : Vérification SoC/FPGA - SV/UVM vs. VUnit
STAGE : Vérification SoC/FPGA - SV/UVM vs. VUnit

ELSYS Design SA • France

Remote
EUR 10,000 - 15,000
Titre restaurant
Activités sociales et culturelles du C
Prime Transport 200 € net par an
Stage : Automatisation de la Vérification de module de System On Chip
Stage : Automatisation de la Vérification de module de System On Chip

ELSYS Design SA • France

Remote
EUR 7,800 - 12,000
Titre restaurant presque intégralement
Accès aux activités sociales et cultur
Prime Transport de 200 € net par an
Stage : GenAI pour l’automatisation de la vérification FPGA/ASIC
Stage : GenAI pour l’automatisation de la vérification FPGA/ASIC

ELSYS Design SA • Rennes

On-site
EUR 8,900 - 13,000
Titre restaurant
Activités CSE
Stage-Vérification d'Ips Digitales pour Cible Asic - Soc - Fpga H/F
Stage-Vérification d'Ips Digitales pour Cible Asic - Soc - Fpga H/F

ELSYS Design SA • Valbonne

On-site
EUR 12,000 - 17,000
Titre restaurant
Accès aux activités sociales etculture
Prime Transport de 200 € net par an
STAGE-Vérification UVM d'IPs digitales pour cible ASIC/SoC/FPGA F/H
STAGE-Vérification UVM d'IPs digitales pour cible ASIC/SoC/FPGA F/H

ELSYS Design SA • Valbonne

On-site
EUR 13,000 - 17,000
Titre restaurant
Activités sociales et culturelles du C
Prime Transport de 200 € net par an
Stage - Développement et Validation d'Une Brique Fpga Réutilisable H/F
Stage - Développement et Validation d'Une Brique Fpga Réutilisable H/F

ELSYS Design SA • Valence

On-site
EUR 11,000 - 16,000
Stage conventionné et rémunéré
Lieu: Valence
[STAGE] ELSIGNAL PLATEFORME POUR ÉQUIPEMENTS SPATIAUX FPGA/SoC
[STAGE] ELSIGNAL PLATEFORME POUR ÉQUIPEMENTS SPATIAUX FPGA/SoC

ELSYS Design SA • Toulouse

On-site
EUR 13,000 - 18,000
Titre restaurant presque intégralement
Accès activités sociales et culturells
Prime Transport de 200 € net par an
Stage - Vérification numérique UVM (SystemVerilog) - F/H
Stage - Vérification numérique UVM (SystemVerilog) - F/H

ELSYS Design SA • Villeurbanne

On-site
EUR 10,000 - 15,000
Titre restaurant presque intégralement
Activités sociales et culturelles du C
Prime Transport de 200 € net par an