STAGE-FPGA Verification automatisée avec VUnit F/H

ELSYS Design SA

France

Hybride

EUR 6 700 - 13 000

Plein temps

Il y a 2 jours
Soyez parmi les premiers à postuler
Générateur de candidature

Transformez ce poste en entretien — un CV et une lettre de motivation conçus selon ce que cet employeur recherche.

Passez les filtres ATS

Avantages offerts par ce poste

Titre restaurant
Activités CSE

Résumé du poste

ELSYS Design recherche un stagiaire en vérification FPGA pour renforcer son framework basé sur VUnit. Le poste vise à automatiser l’exécution des tests et à améliorer la réutilisabilité des composants de vérification dans des projets embarqués.

Le candidat travaillera dans un environnement CI/CD (GitLab/Jenkins) et développera des tests automatisés en VHDL et Python, avec une forte composante d’analyse de qualité et de couverture.

Qualifications

  • Étudiant(e) en dernière année d'école d'ingénieurs ou Master en Electronique et Systèmes Embarqués.
  • Connaissances validées en vérification FPGA.
  • Notions de développement embarqué en C et intérêt pour l'automatisation.

Responsabilités

  • Mettre en place une infrastructure de vérification basée sur VUnit.
  • Migrer et automatiser les plans de tests existants.
  • Développer des VIPs réutilisables pour protocoles courants (AXI-Stream, UART, SPI).
  • Intégrer les campagnes de vérification dans une chaîne CI/CD.
  • Générer des rapports de couverture et d'indicateurs qualité.
  • Contribuer à des environnements de test automatisés en VHDL/Python.

Connaissances

VUnit
FPGA verification
Embedded C

Formation

Master en Electronique & Systèmes Embarqués
Ingénierie/École d'ingénieurs

Outils

VHDL
Python

Description du poste

Les FPGA sont aujourd’hui au cœur de nombreux systèmes critiques dans les domaines du spatial, de la défense, des télécommunications, de l’industrie ou encore de l’IA embarquée. La complexité croissante de ces systèmes rend indispensable la mise en place de méthodologies de vérification performantes afin de garantir leur fiabilité tout en maîtrisant les délais de développement.

Dans les projets industriels, la qualité d’un FPGA repose autant sur sa conception que sur sa stratégie de vérification. Les approches actuelles s’appuient désormais sur l’automatisation des campagnes de tests, l’intégration continue (CI/CD) et la génération automatique d’indicateurs de qualité.

Dans ce contexte, ELSYS Design souhaite renforcer son framework de vérification FPGA basé sur VUnit, afin de proposer un environnement robuste, réutilisable et facilement intégrable aux projets de développement de demain.

L’objectif du stage est de contribuer à la création d'une plateforme de vérification FPGA permettant d'automatiser l'exécution des tests, d'améliorer la réutilisabilité des composants de vérification et de faciliter l'intégration continue des développements.

Le stagiaire participera notamment à :

  • La mise en place d'une infrastructure de vérification basée sur VUnit.
  • La migration et l'automatisation de plans de tests existants.
  • Le développement de composants de vérification réutilisables (VIPs).
  • L'intégration des campagnes de vérification dans une chaîne CI/CD.

La mise en œuvre de métriques et de rapports permettant le suivi de la qualité des développements FPGA.

Travaux prévus

Au sein de l'équipe FPGA, le stagiaire participera aux activités suivantes :

  • Analyse des méthodes et environnements de vérification existants.
  • Définition de l'architecture du framework de test.
  • Développement d'environnements de test automatisés en VHDL/Python.
  • Création de VIPs pour protocoles de communication couramment utilisés (AXI-Stream, AXI-Lite, UART, SPI, etc.).
  • Mise en œuvre de tests de régression automatiques.
  • Génération de rapports de couverture et d'indicateurs qualité.
  • Intégration de la solution dans un environnement GitLab CI ou Jenkins.
Profil recherché

Compétences recherchées

Vous êtes étudiant(e) en dernière année d'école d'ingénieurs ou Master en Electronique et Systèmes Embarqués et vous possédez des connaisances validées en :

  • Concepts de vérification FPGA.

Vous avez des notions de développement embarqué en C et un réel intérêt pour l'automatisation.

Compétences développées

  • Méthodologies modernes de vérification FPGA.
  • Développement de frameworks de test.
  • Intégration continue appliquée aux systèmes embarqués.
Avantages salariaux
  • Titre restaurant presque intégralement pris en charge
  • Accès aux activités sociales et culturelles du CSE
Qui sommes-nous

ELSYS Design est une société d’ingénierie spécialisée dans la conception de systèmes électroniques embarqués.

Nous accompagnons nos clients issus de secteurs variés (énergie, semiconducteur, défense, spatial, transport, etc.) dans 4 domaines principaux : la microélectronique (FPGA, ASIC, SoC), la carte, le logiciel embarqué et l’ingénierie système.

Chez ELSYS Design, nous sommes tous ingénieurs, votre manager sera donc lui aussi issu de la technique. Il veillera à vous proposer des projets pertinents qui vous permettront de vous constituer une expérience riche, bâtie sur un socle de compétences recherchées.

Vous aimez relever des défis techniques ? Vous avez envie d’évoluer dans une ambiance humaine, bienveillante et responsabilisante ? D’intégrer une structure familiale, présentant les avantages d’un grand groupe ?

Obtenez votre examen gratuit et confidentiel de votre CV.

ou faites glisser et déposez votre fichier ici.

Similar jobs

Postes similaires à comparer

Stage - Vérification numérique UVM (SystemVerilog) - F/H
Stage - Vérification numérique UVM (SystemVerilog) - F/H

ELSYS Design SA • Villeurbanne

Sur place
EUR 10 000 - 15 000
Titre restaurant presque intégralement
Activités sociales et culturelles du C
Prime Transport de 200 € net par an
Stage - Vérification Numérique Uvm Systemverilog H/F
Stage - Vérification Numérique Uvm Systemverilog H/F

ELSYS Design SA • Villeurbanne

Sur place
EUR 13 000 - 18 000
Titre restaurant
Prime Transport
Activités sociales du CSE
Ingénieur FPGA (F/H)
Ingénieur FPGA (F/H)

ELSYS Design SA • Valence

Sur place
EUR 43 000 - 64 000
RTT 10 jours par an
Tickets restaurant
Mutuelle Santé
+5
Ingénieur en Vérification UVM expérimenté pour ASIC F/H
Ingénieur en Vérification UVM expérimenté pour ASIC F/H

ELSYS Design SA • Villeurbanne

Sur place
EUR 55 000 - 75 000
RTT 10 jours
Repas/Titre restaurant
Mutuelle Santé Famille
+6
Ingénieur en Vérification UVM expérimenté pour ASIC / SoC F/H
Ingénieur en Vérification UVM expérimenté pour ASIC / SoC F/H

Elsys Design • Valbonne

Sur place
EUR 40 000 - 60 000
10 jours de RTT par an
Allocation repas prise en charge
Mutuelle Santé Famille
+5
Ingénieur FPGA Expérimenté F/H
Ingénieur FPGA Expérimenté F/H

ELSYS Design SA • Cachan

Sur place
EUR 65 000 - 90 000
RTT 10 jours/an
Repas / Titre-restaurant
Mutuelle Santé Famille
+4
Ingénieur(e) Vérification SoC H/F
Ingénieur(e) Vérification SoC H/F

ELSYS Design SA • Vallauris

Sur place
EUR 42 000 - 62 000
RTT 10 jours
Titre-restaurant
Mutuelle santé
+5
Stage développement Firmware
Stage développement Firmware

ELSYS Design SA • France

Hybride
EUR 11 000 - 16 000
Titre restaurant
CSE activities
Prime Transport 200 € net an
Ingénieur en Validation Hardware pour cible ASIC-SoC H/F
Ingénieur en Validation Hardware pour cible ASIC-SoC H/F

ELSYS Design SA • Valbonne

Sur place
EUR 52 000 - 72 000
RTT 10 jours
Titre-restaurant
Mutuelle Santé Famille
+5
Ingénieur validation logiciel embarqué - H/F
Ingénieur validation logiciel embarqué - H/F

Elsys Design • Villeurbanne

Sur place
EUR 47 000 - 62 000
RTT 10 jours/an
Repas ou Titre-restaurant
Mutuelle Santé Famille
+5