Stage Vérification Uvm Asic - Fpga H/F

ELSYS Design SA

Aix-en-Provence

Sur place

EUR 59 000 - 72 000

Plein temps

Il y a 2 jours
Soyez parmi les premiers à postuler

Une candidature complète en une minute

Un CV et une lettre de motivation personnalisés, prêts à envoyer.

Passez les filtres ATS

Avantages offerts par ce poste

Titre restaurant
Accès aux activités sociales etculture
Prime Transport 200 € net par an

Résumé du poste

ELSYS Design SA recherche un stagiaire en vérification ASIC/SoC pour Aix-en-Provence. Vous travaillerez avec l’équipe sur SystemVerilog, UVM et la mise en place d’environnements de simulation connectant le DUT via des interfaces, et sur le développement des tests et de la couverture.

Le stage se déroule dans nos locaux à Aix et durera au moins 6 mois, avec des opportunités d’appliquer des connaissances en VHDL/Verilog et en programmation orientée objet dans un contexte hardware/software.

Qualifications

  • Étudiant en dernière année d’ingénierie électronique, avec des bases en VHDL/Verilog/SystemVerilog.
  • Connaissances en vérification numérique et en méthodes de test.
  • Bonne maîtrise de la programmation orientée objet et des environnements de simulation.

Responsabilités

  • Étudier et comprendre SystemVerilog et la méthodologie UVM.
  • Mettre en place l’environnement de simulation et connecter le DUT via des interfaces.
  • Concevoir le modèle de vérification du DUT et des tests aléatoires contraints.
  • Contribuer au développement du véhicule de couverture du DUT (functional et code coverage).

Connaissances

SystemVerilog
UVM
C/C++
Python

Formation

Dernière année du cycle ingénieur électronique

Description du poste

Pour faire face au défi que constitue la vérification d'ASIC/SoC toujours plus complexes et critique, l'industrie du semi-conducteur converge vers l'adoption universelle d'une méthodologie de vérification baptisée UVM. Cette méthodologie favorise la modularité, la réutilisabilité et l'extensibilité. Elle utilise des notions d'objets randomisés avec des contraintes pour s'assurer une couverture quasi parfaite (cruciale dans le développement d'un ASIC). Il est intéressant de comparer cette méthodologie à des nouvelles, basées sur du python.

Lors de votre stage, vos principales missions seront donc les suivantes :

  • Etudier et comprendre le langage SystemVerilog et la méthodologie UVM
  • Mise en place de l'environnement de simulation permettant de se connecter au Design Under Test via des interfaces.
  • Mise en place du modèle de vérification du DUT.
  • Mise en place de tests aléatoires contraints et du modèle de couvertures du DUT. (functional / code coverage)

La vérification a l'avantage d'associer les domaines du développement software et hardware. En plus d'acquérir une bonne maîtrise de la programmation objet basée sur la bibliothèque UVM, ce stage vous permettra de développer une vision globale de la réalisation d'un système hardware et en particulier une bonne connaissance des erreurs classiques en design

L'agence de rattachement de cette offre se situe à Aix-En-Provence.

Profil Recherché

Tu es en dernière année de cycle ingénieur en électronique avec option Micro-Electronique et tu as déjà des connaissances acquises en cours ou en TP sur les langages VHDL / Verilog / SystemVerilog, C/C++. Tu as aussi des bases solides en simulations / testbench au niveau IP et/ou Top Level.
Dynamique, passionné(e) et motivé(e), Tu es en quête de nouveaux défis techniques.
Le stage se déroulera dans nos locaux d'Aix pour une durée minimale de 6 mois.

Avantages Salariaux

-

  • Titre restaurant presque intégralement pris en charge

-

  • Accès aux activités sociales et culturelles du CSE
  • Prime Transport de 200 € net par an.
Qui sommes-nous

ELSYS Design est une société d'ingénierie spécialisée dans la conception de systèmes électroniques embarqués.

Nous accompagnons nos clients issus de secteurs variés (énergie, semiconducteur, défense, spatial, transport, etc.) dans 4 domaines principaux : la microélectronique (FPGA, ASIC, SoC), la carte, le logiciel embarqué et l'ingénierie système.

Chez ELSYS Design, nous sommes tous ingénieurs, votre manager sera donc lui aussi issu de la technique. Il veillera à vous proposer des projets pertinents qui vous permettront de vous constituer une expérience riche, bâtie sur un socle de compétences recherchées.

Vous aimez relever des défis techniques ? Vous avez envie d'évoluer dans une ambiance humaine, bienveillante et responsabilisante ? D'intégrer une structure familiale, présentant les avantages d'un grand groupe ?

Alors, n'hésitez plus : postulez et rencontrons-nous !

0 - 65 000 Eur (€)

Obtenez votre examen gratuit et confidentiel de votre CV.

ou faites glisser et déposez votre fichier ici.

Similar jobs

Postes similaires à comparer

Stage-Vérification d'Ips Digitales pour Cible Asic - Soc - Fpga H/F
Stage-Vérification d'Ips Digitales pour Cible Asic - Soc - Fpga H/F

ELSYS Design SA • Valbonne

Sur place
EUR 12 000 - 17 000
Titre restaurant
Accès aux activités sociales etculture
Prime Transport de 200 € net par an
Stage vérification UVM ASIC/FPGA
Stage vérification UVM ASIC/FPGA

ELSYS Design SA • Aix-en-Provence

À distance
EUR 6 700 - 8 900
Titre restaurant
Accès aux activités CSE
Prime Transport
Stage-Vérification Uvm d'Ips Digitales pour Cible Asic - Soc - Fpga H/F
Stage-Vérification Uvm d'Ips Digitales pour Cible Asic - Soc - Fpga H/F

ELSYS Design SA • Valbonne

Sur place
EUR 25 000 - 65 000
Titre restaurant intégralement pris en
Accès activités sociales et culturéll
Prime Transport de 200 € nets par an
STAGE-Vérification UVM d'IPs digitales pour cible ASIC/SoC/FPGA F/H
STAGE-Vérification UVM d'IPs digitales pour cible ASIC/SoC/FPGA F/H

ELSYS Design SA • Valbonne

Sur place
EUR 13 000 - 17 000
Titre restaurant
Activités sociales et culturelles du C
Prime Transport de 200 € net par an
STAGE : Vérification SoC/FPGA - SV/UVM vs. VUnit
STAGE : Vérification SoC/FPGA - SV/UVM vs. VUnit

ELSYS Design SA • France

À distance
EUR 10 000 - 15 000
Titre restaurant
Activités sociales et culturelles du C
Prime Transport 200 € net par an
Stage : Automatisation de la Vérification de module de System On Chip
Stage : Automatisation de la Vérification de module de System On Chip

ELSYS Design SA • France

À distance
EUR 7 800 - 12 000
Titre restaurant presque intégralement
Accès aux activités sociales et cultur
Prime Transport de 200 € net par an
Stage-Fpga Verification Automatisée avec Vips Réutilisables H/F
Stage-Fpga Verification Automatisée avec Vips Réutilisables H/F

ELSYS Design SA • Cachan

Sur place
EUR 59 000 - 72 000
Titre restaurant
Activités sociales et culturelles du C
Remboursement de 70% du Pass Navigo en
Stage - Vérification numérique UVM (SystemVerilog) - F/H
Stage - Vérification numérique UVM (SystemVerilog) - F/H

ELSYS Design SA • Villeurbanne

Sur place
EUR 10 000 - 15 000
Titre restaurant presque intégralement
Activités sociales et culturelles du C
Prime Transport de 200 € net par an
STAGE-FPGA Verification automatisée avec VIPs réutilisables F/H
STAGE-FPGA Verification automatisée avec VIPs réutilisables F/H

ELSYS Design SA • Cachan

Sur place
EUR 10 000 - 15 000
Titre restaurant
Accès aux activités sociales etculture
STAGE-FPGA Verification automatisée avec VUnit F/H
STAGE-FPGA Verification automatisée avec VUnit F/H

ELSYS Design SA • France

Hybride
EUR 6 700 - 13 000
Titre restaurant
Activités CSE