Senior RTL Front-End ASIC Expert: SoC/IP Integration

Capgemini; Grenoble; On-site; EUR 90,000 - 130,000; Full time

Job summary

Capgemini Engineering recherche un expert Design ASIC Front-End expérimenté pour intervenir au sein d’une équipe d’ingénieurs et d’architectes sur les technologies les plus avancées en semi-conducteurs.

Vous concevrez, développerez et déboguerez des produits clients en étroite collaboration avec les équipes de conception, d’applications et d’ingénierie ASIC, et vous participerez à l’étude d’IP et à l’intégration au niveau SoC.

Qualifications

• Conception et vérification d’IP numériques ou mixtes; intégration d’IP au niveau SoC.
• Architecture du SoC et RTL (Verilog, SystemVerilog, VHDL) en respectant les règles DFT/CDC/RDC.
• Intégration des IPs dans une partition ou au niveau SoC.
• Collaboration avec les équipes VLSI (vérification, intégration, physical design, SW/FW, Product & Test Engineering).

Responsibilities

• Étudier et spécifier des IP numériques ou mixtes pour ASIC.
• Concevoir l’architecture du SoC et intégrer les IP dans le design RTL.
• Réaliser le RTL en Verilog/SystemVerilog/VHDL et assurer la conformité DFT/CDC/RDC.
• Collaborer avec les équipes VLSI et ingénierie ASIC pour l’intégration et le test.

Skills

RTL design

Verilog

SystemVerilog

VHDL

IP integration

SoC architecture

DFT/CDC/RDC

Job description

Capgemini Engineering recherche un expert Design ASIC Front-End expérimenté pour intervenir au sein d’une équipe d’ingénieurs et d’architectes sur les technologies les plus avancées en semi-conducteurs.

Vous concevrez, développerez et déboguerez des produits clients en étroite collaboration avec les équipes de conception, d’applications et d’ingénierie ASIC, et vous participerez à l’étude d’IP et à l’intégration au niveau SoC.