Expert RTL Design

Capgemini; Grenoble; On-site; EUR 90,000 - 130,000; Full time

Job summary

Capgemini Engineering recherche un expert Design ASIC Front-End expérimenté pour intervenir au sein d’une équipe d’ingénieurs et d’architectes sur les technologies les plus avancées en semi-conducteurs.

Vous concevrez, développerez et déboguerez des produits clients en étroite collaboration avec les équipes de conception, d’applications et d’ingénierie ASIC, et vous participerez à l’étude d’IP et à l’intégration au niveau SoC.

Qualifications

• Conception et vérification d’IP numériques ou mixtes; intégration d’IP au niveau SoC.
• Architecture du SoC et RTL (Verilog, SystemVerilog, VHDL) en respectant les règles DFT/CDC/RDC.
• Intégration des IPs dans une partition ou au niveau SoC.
• Collaboration avec les équipes VLSI (vérification, intégration, physical design, SW/FW, Product & Test Engineering).

Responsibilities

• Étudier et spécifier des IP numériques ou mixtes pour ASIC.
• Concevoir l’architecture du SoC et intégrer les IP dans le design RTL.
• Réaliser le RTL en Verilog/SystemVerilog/VHDL et assurer la conformité DFT/CDC/RDC.
• Collaborer avec les équipes VLSI et ingénierie ASIC pour l’intégration et le test.

Skills

RTL design

Verilog

SystemVerilog

VHDL

IP integration

SoC architecture

DFT/CDC/RDC

Job description

Nous recherchons un expert en design RTL Front-End ASIC vous ferez partie d’une équipe d’ingénieurs et d’architectes dynamique travaillant sur les technologies de semi-conducteurs les plus avancées.

Vous travaillerez en étroite collaboration avec nos équipes de conception, d’applications et d’ingénierie ASIC pour concevoir, développer, déboguer les produits de nos clients.

En tant qu’Expert Design ASIC Front-End Generic Product vousparticiperez à:

• L’étude et la spécification d’IP numériques ou mixtes numériques-analogiques utilisés dans des composants de type ASIC
• L’étude de l’architecture du SoC
• Design ou l’adaptation des IP en RTL (Verilog, SVerilog, VHDL) tout en suivant les règles afférentes de type DFT, CDC, RDC, Lint, UPF
• L’intégration des IPs dans une partition ou au niveau du SoC
• La qualité du projet en intervenant auprès des autres équipes VLSI (vérification, intégration, physical design, S/W-F/W, Product & Test Engineering)

Description du profil : Vous avez au moins 15 ans d’expérience en : Conception, vérification d’IP (numérique ou mixte digital/analogique) Intégration d’IP au niveau SoC - Partition ou FPGA Vous avez déjà travaillé sur un ou plusieurs de ces sujets : SOC de type MCU, MPU mono-cœur ou multicœurs, Chiplet CPU ISA ARM, MIPS, RISCV, … Bus et Interconnect Contrôleurs mémoires Accélérateurs type GPU, NPU Fonctions de communications Contrôleurs ADC, DAC, Oscillateurs RC, XOSC, PLL Une connaissance d’un des standards DO 254, ISO 26262, ASPICE est un plus.

Nous proposons : Capgemini Engineering : engagements, priorités et pourquoi nous rejoindre 3 raisons de nous rejoindre : Environnement de travail : évoluez dans une entreprise reconnue parmi les plus éthiques au monde par Ethisphere®. Culture d’entreprise : partagez une culture ancrée dans la convivialité et l’esprit d’équipe, où chaque réussite individuelle ou collective est célébrée. Avantages attractifs : bénéficiez d’un large éventail d’avantages comme l’actionnariat, l’épargne, les primes de cooptation ou des activités sociales et culturelles variées avec le CSE.