Senior Front-End RTL ASIC Architect & SoC Expert

Capgemini; Grenoble; Sur place; EUR 90 000 - 120 000; Plein temps

Avantages offerts par ce poste

Actionnariat

Épargne

Prime de cooptation

Activités sociales

Résumé du poste

Capgemini Engineering recherche un Expert Design ASIC Front-End pour rejoindre une équipe d’ingénieurs et d’architectes. Vous concevrez et vérifierez des IP numériques/mixtes et participerez à l’intégration SoC, en respectant les règles DFT, CDC, RDC, Lint et UPF.

Le poste exige une expertise en RTL (Verilog/SystemVerilog/VHDL) et une forte collaboration avec les équipes ASIC, Applications et Design Engineering pour livrer des solutions client avancées.

Qualifications

• 15 ans d’expérience en conception et vérification d’IP numériques ou mixtes.
• Intégration d’IP au niveau SoC – partition ou FPGA
• Conception et adaptation des IP en RTL et respect des règles DFT, CDC, RDC, Lint, UPF.

Responsabilités

• Étudier et spécifier des IP numériques ou mixtes utilisées dans des composants ASIC.
• Étudier l’architecture du SoC et les interfaces.
• Concevoir ou adapter les IP en RTL (Verilog, SystemVerilog, VHDL) et intégrer dans une partition ou le SoC.
• Assurer la qualité du projet en collaboration avec les équipes VLSI (vérification, intégration, design physique, S/W-F/W, Product & Test).

Connaissances

RTL design

Verilog

SystemVerilog

VHDL

IP integration

SoC architecture

Outils

DFT

CDC

RDC

Lint

UPF

Description du poste

Capgemini Engineering recherche un Expert Design ASIC Front-End pour rejoindre une équipe d’ingénieurs et d’architectes. Vous concevrez et vérifierez des IP numériques/mixtes et participerez à l’intégration SoC, en respectant les règles DFT, CDC, RDC, Lint et UPF.

Le poste exige une expertise en RTL (Verilog/SystemVerilog/VHDL) et une forte collaboration avec les équipes ASIC, Applications et Design Engineering pour livrer des solutions client avancées.