Senior RTL Front-End ASIC Expert for SoC/IP Design

Capgemini Engineering; Grenoble; Sur place; EUR 90 000 - 130 000; Plein temps

Avantages offerts par ce poste

Actions et épargne

Primes de cooptation

Activités sociales et culturelles

Avantages CSE

Résumé du poste

Capgemini Engineering, leader mondial des services d’ingénierie, recherche un Expert Design ASIC Front-End pour rejoindre une équipe dynamique sur des projets SoC avancés. Vous concevrez, développerez et déboguerez des produits clients en collaboration étroite avec les équipes conception, applications et ASIC, en vous appuyant sur Verilog, SystemVerilog et VHDL.

Profil exigé: au moins 15 ans d’expérience et une connaissance des IP, de l’intégration SoC et des standards DO 254 ou ISO 26262;

Qualifications

• 15 années d'expérience en conception et vérification d'IP numériques ou mixtes.
• Intégration d’IP au niveau SoC - partition ou FPGA.
• Connaissance des standards DO 254, ISO 26262; ASPICE est un plus.

Responsabilités

• Étudier et spécifier des IP numériques ou mixtes utilisés dans des ASIC.
• Concevoir ou adapter les IP en RTL (Verilog, SystemVerilog, VHDL) selon les règles DFT, CDC, RDC, Lint, UPF.
• Intégrer les IP dans une partition ou au niveau du SoC et collaborer avec les équipes VLSI / S/W- F/W / Product & Test Engineering.

Connaissances

RTL Verilog

SystemVerilog

VHDL

SoC architecture

IP integration

DFT / CDC / RDC / Lint / UPF

Outils

Verilog

VLSI

Description du poste

Capgemini Engineering, leader mondial des services d’ingénierie, recherche un Expert Design ASIC Front-End pour rejoindre une équipe dynamique sur des projets SoC avancés. Vous concevrez, développerez et déboguerez des produits clients en collaboration étroite avec les équipes conception, applications et ASIC, en vous appuyant sur Verilog, SystemVerilog et VHDL.

Profil exigé: au moins 15 ans d’expérience et une connaissance des IP, de l’intégration SoC et des standards DO 254 ou ISO 26262;