Expert RTL Design

Capgemini; Grenoble; Sur place; EUR 90 000 - 120 000; Plein temps

Avantages offerts par ce poste

Actionnariat

Épargne

Prime de cooptation

Activités sociales

Résumé du poste

Capgemini Engineering recherche un Expert Design ASIC Front-End pour rejoindre une équipe d’ingénieurs et d’architectes. Vous concevrez et vérifierez des IP numériques/mixtes et participerez à l’intégration SoC, en respectant les règles DFT, CDC, RDC, Lint et UPF.

Le poste exige une expertise en RTL (Verilog/SystemVerilog/VHDL) et une forte collaboration avec les équipes ASIC, Applications et Design Engineering pour livrer des solutions client avancées.

Qualifications

• 15 ans d’expérience en conception et vérification d’IP numériques ou mixtes.
• Intégration d’IP au niveau SoC – partition ou FPGA
• Conception et adaptation des IP en RTL et respect des règles DFT, CDC, RDC, Lint, UPF.

Responsabilités

• Étudier et spécifier des IP numériques ou mixtes utilisées dans des composants ASIC.
• Étudier l’architecture du SoC et les interfaces.
• Concevoir ou adapter les IP en RTL (Verilog, SystemVerilog, VHDL) et intégrer dans une partition ou le SoC.
• Assurer la qualité du projet en collaboration avec les équipes VLSI (vérification, intégration, design physique, S/W-F/W, Product & Test).

Connaissances

RTL design

Verilog

SystemVerilog

VHDL

IP integration

SoC architecture

Outils

DFT

CDC

RDC

Lint

UPF

Description du poste

Nous recherchons un expert en design RTL Front-End ASIC vous ferez partie d’une équipe d’ingénieurs et d’architectes dynamique travaillant sur les technologies de semi-conducteurs les plus avancées.

Vous travaillerez en étroite collaboration avec nos équipes de conception, d’applications et d’ingénierie ASIC pour concevoir, développer, déboguer les produits de nos clients.

En tant qu’Expert Design ASIC Front-End Generic Product vousparticiperez à:

• L’étude et la spécification d’IP numériques ou mixtes numériques-analogiques utilisés dans des composants de type ASIC
• L’étude de l’architecture du SoC
• Design ou l’adaptation des IP en RTL (Verilog, SVerilog, VHDL) tout en suivant les règles afférentes de type DFT, CDC, RDC, Lint, UPF
• L’intégration des IPs dans une partition ou au niveau du SoC
• La qualité du projet en intervenant auprès des autres équipes VLSI (vérification, intégration, physical design, S/W-F/W, Product & Test Engineering)

Description du profil :

Vous avez au moins 15 ans d’expérience en: Conception, vérificationd’IP (numérique ou mixte digital/analogique) Intégration d’IP au niveau SoC - Partition ou FPGA Vous avez déjà travaillé surun ou plusieurs de ces sujets: SOC de type MCU, MPU mono-cœur ou multicœurs, Chiplet CPU ISA ARM, MIPS, RISCV, … Bus et Interconnect Contrôleurs mémoires Accélérateurs type GPU, NPU Fonctions de communications Contrôleurs ADC, DAC, Oscillateurs RC, XOSC, PLL Une connaissance d’un des standards DO 254, ISO 26262, ASPICE est un plus.

Nous proposons :

Capgemini Engineering : engagements, priorités et pourquoi nous rejoindre 3 raisons de nous rejoindre : Environnement de travail : évoluez dans une entreprise reconnue parmi les plus éthiques au monde par Ethisphere®. Culture d’entreprise : partagez une culture ancrée dans la convivialité et l’esprit d’équipe, où chaque réussite individuelle ou collective est célébrée. Avantages attractifs : bénéficiez d’un large éventail d’avantages comme l’actionnariat, l’épargne, les primes de cooptation ou des activités sociales et culturelles variées avec le CSE.