Ingénieur SoC/FPGA – Développement Numérique & Vérification

ELSYS Design

Rennes

On-site

EUR 45,000 - 65,000

Full time

4 days ago
Be an early applicant

A complete application in a minute

Tailored resume and cover letter, ready to send.

Get past ATS filters

Job summary

ELSY Design recherche un ingénieur en développement de circuits numériques pour intégrer nos projets SoC/FPGA. Vous prendrez en charge différents blocs d’un circuit au sein d’un équipe dédiée, en définissant l’architecture et en écrivant le RTL.

Vous contribuerez à l’intégration au niveau top et aux tests unitaires, puis participerez à la vérification et à la construction des plans de vérification avec l’équipe V&V.

Qualifications

  • Diplôme BAC+5 en électronique.
  • Expérience FPGA/ASIC numériques.
  • Maîtrise VHDL/Verilog/SystemVerilog.

Responsibilities

  • Participer à la définition des fonctions et de l’architecture.
  • Implémenter la description RTL des blocs.
  • Intégrer au niveau top.
  • Vérifier les modules en Tests Unitaires.
  • Construire et exécuter les plans de vérification en collaboration avec l’équipe Vérification.

Skills

Circuits numémiques
FPGA/ASIC
VHDL/Verilog
GIT/Jira
Travail en équipe

Education

BAC+5 électronique

Tools

Git
Jira

Job description

ELSY Design recherche un ingénieur en développement de circuits numériques pour intégrer nos projets SoC/FPGA. Vous prendrez en charge différents blocs d’un circuit au sein d’un équipe dédiée, en définissant l’architecture et en écrivant le RTL.

Vous contribuerez à l’intégration au niveau top et aux tests unitaires, puis participerez à la vérification et à la construction des plans de vérification avec l’équipe V&V.

Get your free, confidential resume review.

or drag and drop your file here.

Similar jobs

Similar jobs worth comparing

Ingénieur Design SoC/FPGA – F/H
Ingénieur Design SoC/FPGA – F/H

ELSYS Design • Rennes

On-site
EUR 45,000 - 65,000
Ingénieur Vérification UVM Senior – SoC FPGA/ASIC
Ingénieur Vérification UVM Senior – SoC FPGA/ASIC

ELSYS Design SA • Friauville

Hybrid
EUR 65,000 - 100,000
10 RTT par an
Allocation repas ou Titre restaurant
Mutuelle Santé Famille
+4
Ingénieur en Vérification UVM expérimenté pour SoC F/H
Ingénieur en Vérification UVM expérimenté pour SoC F/H

ELSYS Design SA • Friauville

Hybrid
EUR 65,000 - 100,000
10 RTT par an
Allocation repas ou Titre restaurant
Mutuelle Santé Famille
+4
Designer FPGA Expérimenté – RTL, Benches & Validation
Designer FPGA Expérimenté – RTL, Benches & Validation

ELSYS Design SA • Friauville

Hybrid
EUR 55,000 - 82,000
RTT 10 jours/an
Titre restaurant
Mutuelle Santé familiale
+4
Ingénieur Design FPGA - H/F
Ingénieur Design FPGA - H/F

ELSYS DESIGN • Cesson-Sévigné

On-site
EUR 42,000 - 60,000
RTT 10 jours/an
Repas/Titre restaurant
Mutuelle Santé Famille
+5
Ingénieur FPGA/SoC Spatial & NewSpace
Ingénieur FPGA/SoC Spatial & NewSpace

ELSYS Design SA • Toulouse

On-site
EUR 48,000 - 68,000
Leader Technique en Verification ASIC & UVM - F/H
Leader Technique en Verification ASIC & UVM - F/H

ELSYS DESIGN • Grenoble

On-site
EUR 70,000 - 110,000
10 jours RTT par an
Titre restaurant
Mutuelle Santé Famille
+5
Ingénieur(e) Vérification SoC H/F
Ingénieur(e) Vérification SoC H/F

ELSYS Design SA • Vallauris

On-site
EUR 42,000 - 62,000
RTT 10 jours
Titre-restaurant
Mutuelle santé
+5
Ingénieur(e) en Design Digital pour ASIC/FPGA/SOC
Ingénieur(e) en Design Digital pour ASIC/FPGA/SOC

Elsys Design • Vallauris

On-site
EUR 40,000 - 60,000
Ingénieur Design ASIC/FPGA - H/F
Ingénieur Design ASIC/FPGA - H/F

Elsys Design • Rennes

On-site
EUR 35,000 - 50,000
10 jours de RTT par an
Allocation repas ou Titre restaurant
Mutuelle Santé Famille
+5