Ingénieur Design FPGA - H/F

ELSYS Design SA; Cesson-Sévigné; In loco; EUR 42.000 - 60.000; Tempo pieno

Vantaggi offerti da questo lavoro

RTT 10 jours/an

Repas/Titre restaurant

Mutuelle Santé Famille

Compte Epargne Temps

Participation et Intéressement

Prime de cooptation 1000-1500€

Prime de vacances

Prime Transport 200€ net/an et 50€ br€

Descrizione del lavoro

ELSYS Design recherche un(e) ingénieur(e) en microélectronique pour intégrer nos équipes et participer au développement d’IPs sur FPGAs et/ou ASICs. Vous travaillerez en équipe pour assurer le bon développement des IPs et leurs intégrations Top level.

Profil recherché : BAC+5 en électronique et première expérience sur FPGA/ASIC; maîtrise de VHDL/Verilog/SystemVerilog; expérience GIT et Jira; bon esprit d’équipe et adaptabilité.

Competenze

• Diplôme ingénieur BAC+5 en électronique.
• Expérience sur FPGA ou ASIC numériques.
• Maîtrise de VHDL, Verilog ou SystemVerilog.
• Connaissance GIT et Jira.
• Capacité à travailler en équipe et dans divers contextes.

Mansioni

• Participer à la définition de l’architecture des IPs.
• Implémenter la description RTL de ces blocs.
• Intégrer au niveau top.
• Vérifier les modules en Tests Unitaires.
• Construire et exécuter les plans de vérification en collaboration avec l’équipe Vérification.
• Rédiger la documentation interne et externe.

Conoscenze

Teamwork

Bonnes relations

Connaissance FPGA/ASIC

Formazione

Diplôme ingénieur BAC+5 en électronique

Strumenti

Git

Jira

Descrizione del lavoro

ELSYS Design recherche un(e) ingénieur(e) en microélectronique pour intégrer nos équipes et participer au développement d'IPs sur FPGAs et/ou ASICs. Dans ce contexte, vous travaillerez en équipe pour assurer le bon développement des IPs et assurer leurs intégrations Top level.

• Participer à la définition de l’architecture des IPs
• Implémenter la description RTL de ces blocs.
• Intégrer au niveau top
• Vérifier les modules en Tests Unitaires
• Construire et exécuter les plans de vérification en collaboration avec l’équipe Vérification
• Rédiger la documentation interne et externe.

Profil recherché

• Vous détenez un diplôme ingénieur BAC +5 en électronique et justifiez d’au moins une première expérience professionnelle sur FPGA ou ASIC numériques.
• Vous maîtrisez au moins un des langages suivants VHDL, Verilog ou SystemVerilog
• Vous avez déjà travaillé avec des outils de gestion de configuration (GIT ou équivalent) et ticketing (Jira)
• Et surtout, vous savez travailler dans différents contextes et nouer de bonnes relations de travail au sein de votre équipe technique !

Avantages salariaux

• 10 jours de RTT par an
• Allocation repas ou Titre restaurant presque intégralement pris en charge
• Mutuelle Santé Famille
• Compte Epargne Temps
• Participation et Intéressement
• Prime de cooptation de 1000 ou 1500 €
• Prime de vacances
• Prime Transport de 200 € net par an et 50 € brut mensuel.

Qui sommes-nous

ELSYS Design est une société d’ingénierie spécialisée dans la conception de systèmes électroniques embarqués.

Nous accompagnons nos clients issus de secteurs variés (énergie, semiconducteur, défense, spatial, transport, etc.) dans 4 domaines principaux : la microélectronique (FPGA, ASIC, SoC), la carte, le logiciel embarqué et l’ingénierie système.

Chez ELSYS Design, nous sommes tous ingénieurs, votre manager sera donc lui aussi issu de la technique. Il veillera à vous proposer des projets pertinents qui vous permettront de vous constituer une expérience riche, bâtie sur un socle de compétences recherchées.

Vous aimez relever des défis techniques ? Vous avez envie d’évoluer dans une ambiance humaine, bienveillante et responsabilisante ? D’intégrer une structure familiale, présentant les avantages d’un grand groupe ?