Designer FPGA Expérimenté – RTL, Benches & Validation

ELSYS Design SA

Friauville

Hybrid

EUR 55,000 - 82,000

Full time

5 days ago
Be an early applicant

Get a reply from this employer

Your resume and cover letter, tailored to exactly what they’re hiring for.

Get past ATS filters

Benefits offered by this job

RTT 10 jours/an
Titre restaurant
Mutuelle Santé familiale
Compte Epargne Temps
Participation et Intéressement
Prime de cooptation 1000 ou 1500 €
Prime de vacances

Job summary

ELSYS Design recherche un ingénieur Microélectronique spécialisé FPGA pour renforcer son équipe technique. Vous serez responsable de l’analyse système, du choix d’une cible FPGA, de la définition d’architectures et du développement RTL.

Vous concevrez et testerez des blocs, réaliserez des tests Benches (UVM/SystemVerilog/VHDL), optimiserez le flow front-end et soutiendrez les équipes Hardware et Firmware. L’anglais technique est requis; poste en CDI dans une structure familiale et ambitieuse.

Qualifications

  • Expérience confirmée en conception de circuits FPGA (4+ années).
  • Maîtrise du design RTL (VHDL/Verilog) et d’interfaces (PCIe/AXI, SPI/I2C).
  • Anglais technique opérationnel pour échanges internationaux.

Responsibilities

  • Spécification et architecture système FPGA: exigences, cible et datapath.
  • Développement et modification du code RTL et intégration d’IP.
  • Conception et développement des tests Benches (UVM/SystemVerilog/VHDL).
  • Validation des contraintes temporelles (STA) et tests sur cible HW.
  • Automation du flow Front End: synthèse, P&R et simulation.
  • Support aux équipes Hardware et Firmware.

Skills

FPGA design
Verilog/VHDL
PCIe/AXI interfaces
Anglais technique
CAD/RTL tooling

Tools

AMD/Xilinx platforms
MicroSemi
Altera/Intel FPGA

Job description

ELSYS Design recherche un ingénieur Microélectronique spécialisé FPGA pour renforcer son équipe technique. Vous serez responsable de l’analyse système, du choix d’une cible FPGA, de la définition d’architectures et du développement RTL.

Vous concevrez et testerez des blocs, réaliserez des tests Benches (UVM/SystemVerilog/VHDL), optimiserez le flow front-end et soutiendrez les équipes Hardware et Firmware. L’anglais technique est requis; poste en CDI dans une structure familiale et ambitieuse.

Get your free, confidential resume review.

or drag and drop your file here.

Similar jobs

Similar jobs worth comparing

Ingénieur Design FPGA - H/F
Ingénieur Design FPGA - H/F

ELSYS DESIGN • Cesson-Sévigné

On-site
EUR 42,000 - 60,000
RTT 10 jours/an
Repas/Titre restaurant
Mutuelle Santé Famille
+5
Ingénieur FPGA - H/F
Ingénieur FPGA - H/F

ELSYS Design SA • France

Remote
EUR 55,000 - 85,000
RTT 10 jours/an
Repas / Titre restaurant
Mutuelle Santé Famille
+4
Ingénieur conception FPGA
Ingénieur conception FPGA

ELSYS Design SA • Aix-en-Provence

Remote
EUR 45,000 - 65,000
RTT 10 jours
Tickets restaurant
Mutuelle Santé Famille
+5
Ingénieur FPGA Expérimenté F/H
Ingénieur FPGA Expérimenté F/H

ELSYS Design SA • Friauville

Hybrid
EUR 55,000 - 82,000
RTT 10 jours/an
Titre restaurant
Mutuelle Santé familiale
+4
Ingénieur Design SoC/FPGA – F/H
Ingénieur Design SoC/FPGA – F/H

ELSYS Design • Rennes

On-site
EUR 45,000 - 65,000
Leader Technique FPGA - H/F
Leader Technique FPGA - H/F

ELSYS Design SA • France

Remote
EUR 90,000 - 120,000
RTT
Repas / Titres-restaurants
Mutuelle Santé
+4
Ingénieur Conception FPGA F/H
Ingénieur Conception FPGA F/H

SERMA Group • Chevanceaux

On-site
EUR 45,000 - 60,000
Ingénieur SoC/FPGA – Développement Numérique & Vérification
Ingénieur SoC/FPGA – Développement Numérique & Vérification

ELSYS Design • Rennes

On-site
EUR 45,000 - 65,000
Ingénieur IP FPGA/ASIC — Dév RTL & Vérif
Ingénieur IP FPGA/ASIC — Dév RTL & Vérif

Elsys Design • Rennes

On-site
EUR 35,000 - 50,000
10 jours de RTT par an
Allocation repas ou Titre restaurant
Mutuelle Santé Famille
+5
Lead FPGA Architect – Aerospace & Defense
Lead FPGA Architect – Aerospace & Defense

ELSYS Design SA • France

Hybrid
EUR 90,000 - 120,000
RTT
Repas / Titres-restaurants
Mutuelle Santé
+4