Ingénieur en Vérification UVM expérimenté pour SoC F/H

ELSYS Design SA

Friauville

Hybride

EUR 65 000 - 100 000

Plein temps

Il y a 2 jours
Soyez parmi les premiers à postuler

Une candidature complète en une minute

Un CV et une lettre de motivation personnalisés, prêts à envoyer.

Passez les filtres ATS

Avantages offerts par ce poste

10 RTT par an
Allocation repas ou Titre restaurant
Mutuelle Santé Famille
Compte Epargne Temps
Participation et Intéressement
Prime de cooptation de 1000 ou 1500 €
Prime de vacances

Résumé du poste

ELSYS Design recherche un ingénieur vérification digitale FPGA/SoC expérimenté. Vous analyserez les spécifications et l’architecture, définirez la stratégie de vérification et rédigerez les plans et scénarios de vérification.

Vous développerez des environnements de vérification réutilisables en SystemVerilog/UVM, concevoir des testbenches et assureront la couverture fonctionnelle et de code. Le poste est rattaché à l’agence de Cachan (IDF) et implique collaboration étroite avec les équipes

Qualifications

  • Formation requise: diplôme d’ingénieur ou Master 2 en microélectronique / systèmes embarqués.
  • Au moins 5 ans d’expérience en vérification numérique ASIC/FPGA.
  • Maîtrise des environnements SystemVerilog/UVM et des outils de testbench.

Responsabilités

  • Analyser les spécifications fonctionnelles et l’architecture du circuit.
  • Définir la stratégie de vérification des blocs IP et du SoC.
  • Rédiger et maintenir les plans de vérification et les scénarios de tests.
  • Développer des environnements de vérification réutilisables et évolutifs en SystemVerilog/UVM.
  • Concevoir les composants du testbench : agents, drivers, monitors, sequencers et scoreboards.
  • Définir et implémenter la couverture fonctionnelle et la couverture de code.
  • Automatiser les campagnes de tests et l’analyse des résultats avec Python, Perl ou Tcl.

Connaissances

UVM
SystemVerilog
Testbenches
Vérification IP/SoC
Python/Perl/Tcl
C/C++

Formation

Master 2 en microélectronique / électronique numérique / systèmes embarqués

Outils

Cadence
Siemens EDA
Synopsys

Description du poste

Dans le cadre du développement de circuits intégrés dédiés à des systèmes de défense intelligents, nous recherchons un ingénieur expérimenté en vérification digitale FPGA/SoC.

Vous interviendrez sur la vérification de blocs IP et de systèmes complets intégrant notamment :

  • Des fonctions de traitement de données issues de capteurs ;
  • Des interfaces de communication telles que SPI, I²C ou UART, bus AXI-Stream, AXI-Lite, AHB, APB ;
  • Des registres de contrôle et de statut ;
  • Des mécanismes de gestion des horloges et de l’énergie ;
  • Des architectures multi-domaines ;
  • Des fonctions digitales intégrées dans un environnement mixed-signal.

Vous travaillerez en étroite collaboration avec les ingénieurs en micro-électronique, architecture et firmware.

Vous serez notamment chargé de :

  • Analyser les spécifications fonctionnelles et l’architecture du circuit ;
  • Définir la stratégie de vérification des blocs IP et du SoC ;
  • Rédiger, maintenir et challenger les plans de vérification ;
  • Développer des environnements de vérification réutilisables et évolutifs en SystemVerilog/UVM ;
  • Concevoir les composants du testbench : agents, drivers, monitors, sequencers, scoreboards et modèles de référence ;
  • Développer des tests contraints aléatoires et des séquences dirigées ;
  • Mettre en place des assertions SystemVerilog ;
  • Définir et implémenter la couverture fonctionnelle ;
  • Analyser la couverture fonctionnelle et la couverture de code ;
  • Identifier les scénarios manquants et piloter la fermeture de couverture ;
  • Développer des tests système en C/C++ ;
  • Automatiser les campagnes de tests et l’analyse des résultats avec Python, Perl ou Tcl ;
  • Analyser les régressions, qualifier les anomalies et assurer leur suivi avec les équipes concernées ;
  • Participer aux revues de spécifications, de code RTL et de méthodologie ;
  • Contribuer à l’amélioration continue des environnements et des processus de vérification.
  • Ces activités reprennent les compétences centrales du poste initial : plan de vérification, développement SystemVerilog/UVM réutilisable, couverture fonctionnelle et de code, scripting, tests en C et coordination avec le métier design.

L'agence de rattachement de cette offre se situe à Cachan en IDF.

Profil recherché

Diplômé d’une école d’ingénieurs ou d’un Master 2 en microélectronique, électronique numérique ou systèmes embarqués, vous justifiez d’au moins 5 ans d’expérience en vérification numérique ASIC/FPGA.

Vous avez déjà participé à des projets complexes, idéalement dans les domaines suivants :

  • Contrôleurs de communication
  • Systèmes de Sureté
  • Circuits basse consommation
  • Architectures multi-domaines (horloge, alimentation)

Compétences techniques requises

  • Expérience confirmée de la méthodologie UVM
  • Développement et maintenance de testbenches
  • Vérification IP et SoC
  • Couverture fonctionnelle et couverture de code
  • Simulations et campagnes de régression
  • Connaissance d'un environnement Cadence, Siemens EDA ou Synopsys
  • Scripting Python, Perl ou Tcl
  • Connaissance du C/C++
  • Bonne compréhension des architectures RTL et des interfaces SPI, I²C et UART
  • La connaissance de VHDL, Verilog, C embarqué ou Specman constitue un atout.

Compétences appréciées

  • Gestion d’énergie et vérification low-power
    UPF
  • Vérification de processeurs ou microcontrôleurs
  • FPGA Prototyping ou émulation
  • Intégration continue appliquée à la vérification

Qualités recherchées

  • Rigueur et esprit d’analyse
  • Capacité à résoudre des problèmes complexes
  • Esprit d’équipe et communication
  • Travail en environnement multidisciplinaire
  • Force de proposition sur les méthodologies
  • Anglais professionnel courant
Avantages salariaux
  • 10 jours de RTT par an
  • Allocation repas ou Titre restaurant presque intégralement pris en charge
  • Mutuelle Santé Famille
  • Compte Epargne Temps
  • Participation et Intéressement
  • Prime de cooptation de 1000 ou 1500 €
  • Prime de vacances
Qui sommes-nous

ELSYS Design est une société d’ingénierie spécialisée dans la conception de systèmes électroniques embarqués.

Nous accompagnons nos clients issus de secteurs variés (énergie, semiconducteur, défense, spatial, transport, etc.) dans 4 domaines principaux : la microélectronique (FPGA, ASIC, SoC), la carte, le logiciel embarqué et l’ingénierie système.

Chez ELSYS Design, nous sommes tous ingénieurs, votre manager sera donc lui aussi issu de la technique. Il veillera à vous proposer des projets pertinents qui vous permettront de vous constituer une expérience riche, bâtie sur un socle de compétences recherchées.

Vous aimez relever des défis techniques ? Vous avez envie d’évoluer dans une ambiance humaine, bienveillante et responsabilisante ? D’intégrer une structure familiale, présentant les avantages d’un grand groupe ?

Obtenez votre examen gratuit et confidentiel de votre CV.

ou faites glisser et déposez votre fichier ici.

Similar jobs

Postes similaires à comparer

Ingénieur en Vérification UVM expérimenté pour ASIC F/H
Ingénieur en Vérification UVM expérimenté pour ASIC F/H

ELSYS Design SA • Villeurbanne

Sur place
EUR 55 000 - 75 000
RTT 10 jours
Repas/Titre restaurant
Mutuelle Santé Famille
+6
Ingénieur en Vérification UVM expérimenté pour ASIC / SoC F/H
Ingénieur en Vérification UVM expérimenté pour ASIC / SoC F/H

Elsys Design • Valbonne

Sur place
EUR 40 000 - 60 000
10 jours de RTT par an
Allocation repas prise en charge
Mutuelle Santé Famille
+5
Ingénieur Vérification SoC/FPGA
Ingénieur Vérification SoC/FPGA

ELSYS Design SA • Cesson-Sévigné

À distance
EUR 35 000 - 50 000
10 jours RTT par an
Allocation repas / Titre restaurant
Mutuelle Santé Famille
+5
Leader Technique en Verification ASIC & UVM - F/H
Leader Technique en Verification ASIC & UVM - F/H

ELSYS DESIGN • Grenoble

Sur place
EUR 70 000 - 110 000
10 jours RTT par an
Titre restaurant
Mutuelle Santé Famille
+5
Ingénieur(e) Vérification SoC H/F
Ingénieur(e) Vérification SoC H/F

ELSYS Design SA • Vallauris

Sur place
EUR 42 000 - 62 000
RTT 10 jours
Titre-restaurant
Mutuelle santé
+5
Ingénieur FPGA Expérimenté F/H
Ingénieur FPGA Expérimenté F/H

ELSYS Design SA • Friauville

Hybride
EUR 55 000 - 82 000
RTT 10 jours/an
Titre restaurant
Mutuelle Santé familiale
+4
Stage : Automatisation de la Vérification de module de System On Chip
Stage : Automatisation de la Vérification de module de System On Chip

ELSYS Design SA • France

À distance
EUR 7 800 - 12 000
Titre restaurant presque intégralement
Accès aux activités sociales et cultur
Prime Transport de 200 € net par an
Stage : GenAI pour l’automatisation de la vérification FPGA/ASIC
Stage : GenAI pour l’automatisation de la vérification FPGA/ASIC

ELSYS Design SA • Rennes

Sur place
EUR 8 900 - 13 000
Titre restaurant
Activités CSE
Ingénieur(e) Design FPGA Expérimenté
Ingénieur(e) Design FPGA Expérimenté

ELSYS DESIGN • Toulouse

Sur place
EUR 45 000 - 70 000
RTT 10 jours par an
Repas / Titre-restaurant pris enCharge
Mutuelle Santé Famille
+5
Ingénieur Tech lead FPGA/ASIC
Ingénieur Tech lead FPGA/ASIC

ELSYS Design SA • France

À distance
EUR 90 000 - 120 000
RTT 10 jours
Repas et titres-restaurant
Mutuelle Santé famille
+5