Physical ASIC Design Implementation Engineer (H/F/X)

Interuniversitair Micro-Electronica Centrum; Vlaams-Brabant; On-site; EUR 70,000 - 90,000; Full time

Job summary

Imec zoekt een Physical ASIC Design Engineer binnen DSRD voor directe klantcontacten en toekomstige projecten. Je beheerst de volledige Cadence Innovus Place & Route-flow en levert high-end back-end implementaties.

Je werkt nauw samen met het team en draagt verantwoordelijkheid voor timing, power en sign-off werkzaamheden gedurende de hele chipdesigncyclus.

Qualifications

• Grondige kennis van Cadence Innovus Place & Route-flow en ervaring met back-end implementatie voor ASIC-designs.
• Ervaring met low-power design (UPF) en timing-driven placement.
• Kennis van sign-off en verificatietools zoals SPEF/QUANTUS, TEMPUS en VOLTUS is een pluspunt.

Responsibilities

• Flow opzetten voor library set en foundry node.
• Opzetten van low-power designs (UPF).
• Floorplanning en power grid design.
• Gedetailleerde timing-driven placement en routing (SI).
• STA en designoptimalisatie voor setup/hold.
• Clock Tree Synthesis en scan-verbindingen herstructureren.
• Sign-off extracties en timing (TEMPUS).
• Sign-off power analyses (VOLTUS).
• Physical verification (DRC/ERC/LVS/ANT) en logische equivalentie-checks.
• Samenwerking met het Optical Design Implementation-team gedurende de hele chipdesigncyclus.

Skills

Cadence Innovus

ASIC design

Timing analysis

Clock tree synthesis

Power integrity

Tools

SPEF/QUANTUS

TEMPUS

VOLTUS

DRC/LVS/ERC

Job description

Als Physical ASIC Design Engineer binnen DSRD sta je rechtstreeks in contact met onze klanten voor toekomstige projecten. Je hebt een grondige kennis van de volledige Cadence Innovus Place & Route-flow.

Wat ga je doen?

Al meer dan 25 jaar biedt imec ASIC-prototyping- en productiediensten aan bedrijven over de hele wereld. Imec ondersteunt klanten bij het ontwerpen van geïntegreerde schakelingen (chips) en helpt hen om hun ontwerp van de prototypefase naar productie te brengen. Tot onze klanten behoren meer dan 900 universiteiten en bedrijven wereldwijd.

Om onze groep voor fysieke digitale implementatie (Back-End group) binnen DSRD verder uit te breiden, zijn we op zoek naar een sterk gemotiveerde engineer.

DSRD, als onderdeel van imec, beschikt over uitgebreide industriële ervaring, contacten met toonaangevende foundries en langdurige samenwerkingen met alle belangrijke leveranciers van EDA-tools en IP. Deze unit ondersteunt klanten wereldwijd bij de layout, prototyping, fabricage en het testen van geavanceerde elektronische producten.

Als Physical ASIC Design Engineer binnen DSRD sta je rechtstreeks in contact met onze klanten voor toekomstige projecten. Je hebt een grondige kennis van de volledige Cadence Innovus Place & Route-flow:

• De flow opzetten voor de specifieke library set en foundry node die worden gebruikt
• Low-power designs opzetten (UPF)
• Floorplanning en power grid design
• Gedetailleerde timing-driven placement
• STA en eventuele designoptimalisatie voor setup
• Clock Tree Synthesis
• Scan chains opnieuw verbinden
• Gedetailleerde timing-driven routing, inclusief SI
• IPO’s (in-place optimization) uitvoeren om ervoor te zorgen dat de timing in alle corners correct is
• Setup- en hold-violations oplossen
• Sign-off extraction (SPEF/QUANTUS)
• Sign-off timing (TEMPUS)
• Sign-off power analysis (VOLTUS)
• Physical verification (DRC, ERC, LVS, ANT)
• Logic equivalence checks uitvoeren

Voor hiërarchische designs kun je de leiding nemen over de partitionering en het SDC-bestand op topniveau opsplitsen in timing budget requirements/constraints voor de sub-blocks.

Gedurende de volledige chipdesigncyclus werk je rechtstreeks samen met het Physical Design Implementation-team om de sign-off closure voor tape-out te realiseren. Daarnaast ben je het technische aanspreekpunt voor de klant om de specificaties te bespreken.