Senior SoC Verification Engineer (Automotive/Industrial)

ST; Italia; In loco; EUR 45.000 - 65.000; Tempo pieno

Descrizione del lavoro

ST cerca un Digital Verification Engineer – SoC per il team MDRF-RFOC-DVCC Digital Verification a Napoli, dedicato alla verifica digitale di SoC/IP complessi per applicazioni automotive/industriali.

Il candidato lavorerà su SystemVerilog UVM, firmware/driver in C e script Python per automazione, coprendo l’intero ciclo di verifica: definizione della strategia, creazione dell’ambiente, analisi della copertura e debug. Verranno usate anche strumenti IA per accelerare lo sviluppo e l’analisi.

Competenze

• Laurea in Ingegneria Elettronica/Informatica o discipline correlate.
• Conoscenza solida della verifica digitale di circuiti integrati (RTL, testbench, stimoli, checker, coverage).
• Esperienza pratica con SystemVerilog e metodologia UVM (componenti UVM, configurazione ambiente, sequence e gestione virtual sequence).
• Buona conoscenza del linguaggio C per sviluppo test/firmware.
• Esperienza con Python per scripting e automazione.
• Buona conoscenza di Unix/Linux (shell, file system, batch jobs, scripting di base).
• Conoscenza di simulatori digitali principali (Cadence Xcelium, Synopsys VCS, Siemens Questa).
• Conoscenza di controllo versione (Git, SVN, DesignSync).
• Buona padronanza dell'inglese scritto e parlato.
• Età/esperienza: 5-8 anni nel ruolo.

Mansioni

• Definire la strategia di verifica in collaborazione con architetti e progettisti a livello IP e/o SoC.
• Sviluppare e mantenere testbench UVM in SystemVerilog (environment, agent, sequencer, driver, monitor, scoreboard).
• Scrivere e integrare test in C per la verifica di subsystem e SoC in simulazione ed eventualmente in emulazione.
• Sviluppare script Python (e, se necessario, Bash/Tcl/Perl) per automazione di regressione, post-elaborazione dei risultati, analisi di copertura e generazione di report.
• Eseguire il debug funzionale dei test falliti, interfacciandosi con RTL e architetti di sistema.
• Eseguire simulazioni a gate-level con back-annotation SDF, analizzando issue di timing e collaborando con i team di design/implementazione.
• Analizzare e gestire copertura funzionale e di codice, proponendo nuovi test o miglioramenti del testbench.
• Utilizzare strumenti guidati dall'AI per generazione/revisione di codice testbench, analisi dei log e accelerazione del debug.
• Contribuire al miglioramento continuo dei flussi di verifica (metodologie, librerie, linee guida).
• Generare documentazione chiara e strutturata su specifiche di verifica, architettura del testbench, piani di test e risultati chiave.

Conoscenze

SystemVerilog

UVM

C

Python

Unix/Linux

English

Cyclic testing/verification

testbench development

debug

Formazione

Laurea in Ingegneria Elettronica/Scienze dell'Ingegneria/Fisica con focus elettronico

Strumenti

Cadence Xcelium

Synopsys VCS

Siemens Questa

Descrizione del lavoro

ST cerca un Digital Verification Engineer – SoC per il team MDRF-RFOC-DVCC Digital Verification a Napoli, dedicato alla verifica digitale di SoC/IP complessi per applicazioni automotive/industriali.

Il candidato lavorerà su SystemVerilog UVM, firmware/driver in C e script Python per automazione, coprendo l’intero ciclo di verifica: definizione della strategia, creazione dell’ambiente, analisi della copertura e debug. Verranno usate anche strumenti IA per accelerare lo sviluppo e l’analisi.