EDA & CAD Flow Engineer — PDK, Hybrid Work, PhD Option

Fondazione Chips-IT; Pavia; Ibrido; EUR 40.000 - 70.000; Tempo pieno

Vantaggi offerti da questo lavoro

Lunch tickets

Private health care

Hybrid work policy

PhD opportunity

Descrizione del lavoro

Fondazione Chips-IT, situata a Pavia o Bologna, cerca un CAD & EDA Flow Engineer per gestire, ottimizzare e mantenere l'infrastruttura EDA, supportando i team di Ricerca e Sviluppo e coordinando le relazioni con fornitori e foundries per un'integrazione PDK affidabile fino al tape-out.

Il ruolo richiede laurea magistrale in Ingegneria Elettronica o Microelettronica, esperienza con Cadence/Synopsys/Siemens, scripting (Tcl/Python/Bash) e conoscenza HDL; offerta ibrida, formazione continua e

Competenze

• Master’s degree in Electrical/Computer Engineering or Microelectronics.
• Experience in EDA tool administration and PDK management (Cadence, Synopsys, Siemens).
• Familiarity with scripting for design flow automation (Tcl, Python, Bash).
• Basic HDL knowledge: Verilog/SystemVerilog/VHDL.
• Experience with advanced process nodes is a plus.

Mansioni

• Gestire approvvigionamento licenze EDA e relazioni con fornitori.
• Installare, configurare e mantenere PDK in flussi di design.
• Essere liaison tecnico con foundries per installazione PDK e DRC/LVS.
• Mantenere e ottimizzare le EDA toolchains per sintesi, simulazione, verifica e implementazione fisica.
• Creare training, documentazione e script interni.

Conoscenze

EDA tool administration

PDK management

Scripting (Tcl/Python/Bash)

HDL languages (Verilog/SystemVerilog/V

Vendor relationships

Formazione

Master’s degree in Electrical/Computer Engineering or Microelectronics

Strumenti

Cadence

Synopsys

Siemens

Descrizione del lavoro

Fondazione Chips-IT, situata a Pavia o Bologna, cerca un CAD & EDA Flow Engineer per gestire, ottimizzare e mantenere l'infrastruttura EDA, supportando i team di Ricerca e Sviluppo e coordinando le relazioni con fornitori e foundries per un'integrazione PDK affidabile fino al tape-out.

Il ruolo richiede laurea magistrale in Ingegneria Elettronica o Microelettronica, esperienza con Cadence/Synopsys/Siemens, scripting (Tcl/Python/Bash) e conoscenza HDL; offerta ibrida, formazione continua e