Lead Digital RTL Architect (ASIC/FPGA) – Hybrid

NanoXplore SAS

Sèvres

Hybride

EUR 90 000 - 120 000

Plein temps

14 jours+
Générateur de candidature

Obtenez une réponse de cet employeur — un CV et une lettre de motivation adaptés exactement à ce qu’il recherche.

Passez les filtres ATS

Avantages offerts par ce poste

2 jours de télétravail

Résumé du poste

NanoXplore SAS, acteur deeptech en numérique pour ASIC et FPGA, recherche un Lead Digital Design/RTL pour diriger le développement d’IP numériques et encadrer l’équipe Digital Design.

Vous définissez les spécifications, développez le RTL et assurez la vérification, les tests et la documentation, tout en propageant les meilleures pratiques et le leadership technique au sein du département R&D.

Qualifications

  • Au moins 5 ans d'expérience en conception numérique/RTL.
  • Management ou encadrement d'équipe attendu.
  • Expérience en conception ASIC et/ou FPGA.
  • Maîtrise des langages RTL Verilog et/ou VHDL.
  • Maîtrise d'au moins un langage de scripting (Python/Perl/Bash).
  • Connaissance des signoff, linting et ATPG.

Responsabilités

  • Définir les spécifications techniques des IP et architecture éventuelle.
  • Développer et maintenir le code RTL en Verilog ou VHDL.
  • Rédiger la documentation technique associée.
  • Contribuer aux revues de conception et proposer des améliorations.
  • Élaborer et exécuter les plans de test pour valider les fonctionnalités.
  • Réaliser les activités de vérification et de débogage et assurer la couverture.
  • Appliquer les bonnes pratiques RTL et les signoffs.
  • Collaborer avec DFT, Vérification et Implémentation Physique pendant synthèse/implémentation/tapeout.
  • Encadrer, accompagner et faire progresser l'équipe Digital Design.
  • Structurer les méthodes de travail et promouvoir l'amélioration continue.

Connaissances

Leadership technique
Esprit d'analyse
Rigueur qualité
Verilog/VHDL RTL
Scripting (Python/Perl/Bash)

Formation

Diplôme d'Ingénieur ou Doctorat

Outils

Verilog/VHDL toolchain

Description du poste

NanoXplore SAS, acteur deeptech en numérique pour ASIC et FPGA, recherche un Lead Digital Design/RTL pour diriger le développement d’IP numériques et encadrer l’équipe Digital Design.

Vous définissez les spécifications, développez le RTL et assurez la vérification, les tests et la documentation, tout en propageant les meilleures pratiques et le leadership technique au sein du département R&D.

Obtenez votre examen gratuit et confidentiel de votre CV.
ou faites glisser et déposez votre fichier ici.
Similar jobs

Postes similaires à comparer

RTL & Digital Design Tech Lead (F/M)
RTL & Digital Design Tech Lead (F/M)

NanoXplore SAS • Sèvres

Hybride
EUR 90 000 - 120 000
2 jours de télétravail
Expert RTL Design
Expert RTL Design

Groupe Talents Handicap • Jardin

Sur place
EUR 70 000 - 110 000
Senior Front-End ASIC RTL Designer
Senior Front-End ASIC RTL Designer

Groupe Talents Handicap • Jardin

Sur place
EUR 70 000 - 110 000
Senior Front-End ASIC RTL Engineer
Senior Front-End ASIC RTL Engineer

Capgemini Engineering • Montbonnot-Saint-Martin

Sur place
EUR 90 000 - 125 000
Actionnariat
Épargne
Primes de cooptation
+1
Ingénieur Design ASIC RTL pour SoC & Performance
Ingénieur Design ASIC RTL pour SoC & Performance

CELAD • Rousset-Serre-Ponçon

Sur place
EUR 55 000 - 75 000
Ingénieur RTL/FPGA - Conception Numérique & Prototypage
Ingénieur RTL/FPGA - Conception Numérique & Prototypage

EASii IC • Grenoble

Sur place
EUR 50 000 - 80 000
Carte TR
JRTT
Ingénieur design ASIC (RTL) / Digital IC designer confirmé (H/F)
Ingénieur design ASIC (RTL) / Digital IC designer confirmé (H/F)

CELAD • Rousset-Serre-Ponçon

Sur place
EUR 55 000 - 75 000
Tech Lead FPGA/ASIC — Architecture & Mentorship
Tech Lead FPGA/ASIC — Architecture & Mentorship

Elsys Design • France

Hybride
EUR 90 000 - 120 000
RTT 10 jours
Repas et titres-restaurant
Mutuelle Santé famille
+5
Tech Lead FPGA/ASIC — Architecte & Mentor
Tech Lead FPGA/ASIC — Architecte & Mentor

ELSYS Design • Aix-en-Provence

Sur place
EUR 85 000 - 110 000
RTT 10 jours
Titre restaurant
Mutuelle santé famille
+5
Ingénieur R&D ASIC — Architecture, RTL/DFT (Remote)
Ingénieur R&D ASIC — Architecture, RTL/DFT (Remote)

Capgemini Engineering • Paris

Hybride
EUR 45 000 - 60 000
Télétravail
Formations en libre accès
Plan d’actionnariat