RTL & Digital Design Tech Lead (F/M)

NanoXplore SAS; Sèvres; Hybride; EUR 90 000 - 120 000; Plein temps

Avantages offerts par ce poste

2 jours de télétravail

Résumé du poste

NanoXplore SAS, acteur deeptech en numérique pour ASIC et FPGA, recherche un Lead Digital Design/RTL pour diriger le développement d’IP numériques et encadrer l’équipe Digital Design.

Vous définissez les spécifications, développez le RTL et assurez la vérification, les tests et la documentation, tout en propageant les meilleures pratiques et le leadership technique au sein du département R&D.

Qualifications

• Au moins 5 ans d'expérience en conception numérique/RTL.
• Management ou encadrement d'équipe attendu.
• Expérience en conception ASIC et/ou FPGA.
• Maîtrise des langages RTL Verilog et/ou VHDL.
• Maîtrise d'au moins un langage de scripting (Python/Perl/Bash).
• Connaissance des signoff, linting et ATPG.

Responsabilités

• Définir les spécifications techniques des IP et architecture éventuelle.
• Développer et maintenir le code RTL en Verilog ou VHDL.
• Rédiger la documentation technique associée.
• Contribuer aux revues de conception et proposer des améliorations.
• Élaborer et exécuter les plans de test pour valider les fonctionnalités.
• Réaliser les activités de vérification et de débogage et assurer la couverture.
• Appliquer les bonnes pratiques RTL et les signoffs.
• Collaborer avec DFT, Vérification et Implémentation Physique pendant synthèse/implémentation/tapeout.
• Encadrer, accompagner et faire progresser l'équipe Digital Design.
• Structurer les méthodes de travail et promouvoir l'amélioration continue.

Connaissances

Leadership technique

Esprit d'analyse

Rigueur qualité

Verilog/VHDL RTL

Scripting (Python/Perl/Bash)

Formation

Diplôme d'Ingénieur ou Doctorat

Outils

Verilog/VHDL toolchain

Description du poste

NanoXplore est une deeptech innovante spécialisée dans la conception et le développement de solutions numériques avancées pour les environnements ASIC et FPGA.

Au sein de notre département R&D, nous développons des propriétés intellectuelles (IP) numériques à haute valeur ajoutée destinées à des applications technologiques de pointe.

Dans le cadre de notre croissance, nous recherchons un(e) Lead Digital Design / RTL pour renforcer nos équipes et porter l'excellence technique de nos développements numériques.

En tant que Lead Digital Design / RTL, vous assurez la conception, le développement et la vérification d'IP numériques pour ASIC et FPGA tout en apportant un leadership technique à l'équipe Digital Design.

À ce titre, vous serez notamment chargé(e) de :

• Définir les spécifications techniques des IP et participer à l'élaboration de leur architecture.
• Développer et maintenir le code RTL en Verilog ou VHDL.
• Rédiger la documentation technique associée aux développements.
• Contribuer aux revues de conception et proposer des améliorations de performance et de robustesse.
• Élaborer et exécuter les plans de test pour valider les fonctionnalités développées.
• Réaliser les activités de vérification, de débogage et garantir les objectifs de couverture.
• Appliquer les bonnes pratiques de conception RTL et les méthodologies de signoff.
• Réaliser les analyses ATPG et générer les patterns associés.
• Collaborer étroitement avec les équipes DFT, Vérification et Implémentation Physique lors des phases de synthèse, d'implémentation et de tapeout.
• Encadrer, accompagner et faire progresser l'équipe Digital Design.

Structurer les méthodes de travail et contribuer à l'amélioration continue des pratiques de développement.

• Leadership technique reconnu.e et aptitude à fédérer une équipe.
• Capacité à évoluer dans un environnement multidisciplinaire.
• Esprit d'analyse et de résolution de problèmes complexes.
• Rigueur et exigence dans la qualité des livrables.
• Aisance dans les échanges avec des interlocuteurs techniques internes et des clients.
• Goût pour le partage des connaissances et le mentorat.
• Diplôme d'Ingénieur (Bac+5) ou Doctorat en électronique, microélectronique ou domaine équivalent.

Expérience :

• Au moins 5 ans d'expérience en conception numérique / RTL.
• Expérience significative en management ou encadrement d'équipe.
• Expérience des projets de conception ASIC et/ou FPGA.

Compétences techniques :

• Maîtrise des langages RTL Verilog et/ou VHDL.
• Bonne compréhension des flots de conception ASIC/FPGA.
• Compétences en vérification et validation de conceptions numériques.
• Maîtrise d'au moins un langage de scripting : Python, Perl ou Bash.
• Connaissance des méthodologies de signoff, du linting et des analyses ATPG.

Anglais professionnel écrit et oral.

• Un poste stratégique au sein d'une équipe R&D dynamique et innovante.
• L'opportunité de contribuer à des développements technologiques de pointe.
• Un environnement favorisant l'autonomie, l'expertise et l'évolution professionnelle.
• Contrat CDI à temps plein.
• Poste avec 2 jours de télétravail, basé à Sèvres (Île-de-France).
• Rémunération selon profil et expérience.