Expert RTL Design

Groupe Talents Handicap; Jardin; Sur place; EUR 70 000 - 110 000; Plein temps

Résumé du poste

Groupe Talents Handicap recherche un Expert Design ASIC Front-End RTL pour rejoindre une équipe d’ingénieurs et d’architectes dédiée aux technologies avancées de semi-conducteurs. Vous contribuerez à l’étude et à la spécification d’IP numériques ou mixtes, à l’architecture du SoC et au design RTL (Verilog, SystemVerilog, VHDL) tout en respectant les règles DFT, CDC et Lint.

Vous assurerez l’intégration des IPs dans une partition ou au niveau du SoC et collaborerez avec les équipes VLSI pour

Qualifications

• Étude et spécification d’IP numériques ou mixtes utilisés dans des ASICs.
• Conception et intégration d’IP dans le SoC.
• Compréhension des règles DFT, CDC, RDC, Lint et UPF.

Responsabilités

• L’étude et la spécification d’IP numériques ou mixtes numériques-analogiques utilisés dans des composants de type ASIC.
• L’étude de l’architecture du SoC.
• Design ou l’adaptation des IP en RTL (Verilog, SystemVerilog, VHDL) tout en suivant les règles afférentes de type DFT, CDC, RDC, Lint, UPF.
• L’intégration des IPs dans une partition ou au niveau du SoC.
• La qualité du projet en intervenant auprès des autres équipes VLSI (vérification, intégration, physical design, S/W-F/W, Product & Test Engineering)

Connaissances

RTL Design

SoC Architecture

IP Design/Intégration

Outils

Verilog

SystemVerilog

VHDL

DFT

Lint

UPF

CDC

RDC

Description du poste

Nous recherchons un expert en design RTL Front-End ASIC vous ferez partie d’une équipe d’ingénieurs et d’architectes dynamique travaillant sur les technologies de semi-conducteurs les plus avancées.

Vous travaillerez en étroite collaboration avec nos équipes de conception, d'applications et d'ingénierie ASIC pour concevoir, développer, déboguer les produits de nos clients.

En tant qu’Expert Design ASIC Front-End Generic Product vous participerez à:

• L’étude et la spécification d’IP numériques ou mixtes numériques-analogiques utilisés dans des composants de type ASIC
• L’étude de l’architecture du SoC
• Design ou l’adaptation des IP en RTL (Verilog, SVerilog, VHDL) tout en suivant les règles afférentes de type DFT, CDC, RDC, Lint, UPF
• L’intégration des IPs dans une partition ou au niveau du SoC
• La qualité du projet en intervenant auprès des autres équipes VLSI (vérification, intégration, physical design, S/W-F/W, Product & Test Engineering)