Ingénieur Design ASIC RTL pour SoC & Performance

CELAD; Rousset-Serre-Ponçon; Sur place; EUR 55 000 - 75 000; Plein temps

Résumé du poste

CELAD recrutepour un poste d’Ingénieur design ASIC (RTL) / Digital IC designer confirmé près de Rousset (13). Missions: concevoir et maintenir des modules RTL pour processeurs sécurisés, optimiser microarchitecture et réaliser validations et débogage.

Le candidat doit avoir ≥5 ans d’expérience en conception numérique ASIC, maîtrise SystemVerilog/Verilog/VHDL, et connaissance en Python/C++. Anglais requis pour échanges internationaux.

Qualifications

• Diplôme d’ingénieur en microélectronique ou équivalent.
• Minimum 5 ans d’expérience en conception de circuits numériques sur ASIC.

Responsabilités

• Concevoir, développer et maintenir des modules RTL pour des processeurs sécurisés
• Participer à l’évolution de la microarchitecture pour optimiser performances et consommation
• Réaliser les activités de validation (simulation, synthèse, analyses timing)
• Participer aux revues de conception, débogage et documentation technique
• Accompagner l’industrialisation et la mise en production des IP développées en respectant les exigences de sécurité produit

Connaissances

SystemVerilog

Verilog

VHDL

SoC architecture

Simulation & verification

Timing analysis

Python

C/C++

Formation

Diplôme d’ingénieur en microélectronique

Outils

Synthesis tools

Timing analysis tools

Description du poste

CELAD recrutepour un poste d’Ingénieur design ASIC (RTL) / Digital IC designer confirmé près de Rousset (13). Missions: concevoir et maintenir des modules RTL pour processeurs sécurisés, optimiser microarchitecture et réaliser validations et débogage.

Le candidat doit avoir ≥5 ans d’expérience en conception numérique ASIC, maîtrise SystemVerilog/Verilog/VHDL, et connaissance en Python/C++. Anglais requis pour échanges internationaux.