Ingénieur Vérification UVM pour SoC/ASIC FPGA (Remote)

Elsys Design; Provence-Alpes-Côte d'Azur; Sur place; EUR 45 000 - 65 000; Plein temps

Avantages offerts par ce poste

Flex office

Télétravail

Activités sportives et ludiques

Résumé du poste

Une entreprise innovante en microélectronique recherche un ingénieur en vérification UVM pour travailler sur des projets de vérification ASIC/FPGA/SOC. Le candidat idéal doit avoir une solide expérience en vérification de code RTL et une maîtrise des langages de programmation comme System Verilog et C. L'entreprise propose un environnement de travail dynamique avec une culture moderne et des opportunités de développement de carrière.

Qualifications

• Expérience significative en vérification de code RTL avec méthodologie UVM.
• Compétences en vérification de SoC utilisant UVM.
• Maîtrise des langages VHDL, Verilog/SystemVerilog, C embarqué.

Responsabilités

• Rédiger et critiquer des plans de vérification.
• Développer du code réutilisable et scalable.
• Écrire des tests de couverture fonctionnelle et de code.

Connaissances

Vérification système

System Verilog

UVM

Langages de script (Python, Perl, Tcl)

C/C++

Communication efficace

Formation

Ingénieur en microélectronique

Outils

Siemens

Cadence

Synopsys

Description du poste

Une entreprise innovante en microélectronique recherche un ingénieur en vérification UVM pour travailler sur des projets de vérification ASIC/FPGA/SOC. Le candidat idéal doit avoir une solide expérience en vérification de code RTL et une maîtrise des langages de programmation comme System Verilog et C. L'entreprise propose un environnement de travail dynamique avec une culture moderne et des opportunités de développement de carrière.