Lead Architecte Vérification ASIC/SoC - UVM

Constencia; Valbonne; Sur place; EUR 65 000 - 85 000; Plein temps

Avantages offerts par ce poste

Contribuer à des projets à fort impact

Environnement collaboratif, agile et stimulant

Culture de la transparence et de l'excellence technique

Accompagnement sur mesure pour les compétences

Équipe passionnée au sein d'une entreprise en croissance

Résumé du poste

Une entreprise dynamique en technologie recherche un Architecte Vérification ASIC/SoC pour diriger le développement de SoC de nouvelle génération. Le candidat idéal a au moins 10 ans d'expérience en vérification ASIC/SoC, dont 2 ans en tant que lead. Les compétences requises incluent SystemVerilog/UVM, VHDL/Verilog et leadership. L'environnement de travail est collaboratif et agile, favorisant la croissance personnelle et professionnelle. La maîtrise du français et un bon niveau d'anglais sont indispensables.

Qualifications

• 10 ans minimum d'expérience en vérification ASIC/SoC, dont 2 ans en rôle de lead ou architecte.
• Solide maîtrise des outils mentionnés.
• Bonne compréhension des architectures SoC et protocoles.

Responsabilités

• Définir l'architecture de la plateforme de vérification SoC.
• Concevoir, développer et maintenir les environnements de test.
• Structurer la stratégie de vérification et les plans de test.
• Planifier et suivre les activités de vérification.
• Encadrer une équipe d'ingénieurs vérification.
• Collaborer avec les équipes architecture et design.

Connaissances

SystemVerilog/UVM

VHDL/Verilog

C/C++

Scripting Python

Scripting TCL

Leadership

Communication claire

Français courant

Anglais professionnel B2

Formation

Diplôme d'ingénieur, cursus universitaire ou mastère en électronique, microélectronique, informatique embarquée

Description du poste

Une entreprise dynamique en technologie recherche un Architecte Vérification ASIC/SoC pour diriger le développement de SoC de nouvelle génération. Le candidat idéal a au moins 10 ans d'expérience en vérification ASIC/SoC, dont 2 ans en tant que lead. Les compétences requises incluent SystemVerilog/UVM, VHDL/Verilog et leadership. L'environnement de travail est collaboratif et agile, favorisant la croissance personnelle et professionnelle. La maîtrise du français et un bon niveau d'anglais sont indispensables.