Ingénieur Vérification UVM – ASIC/IP & SystemVerilog

Up Technologies; Grenoble; On-site; EUR 42,000 - 64,000; Full time

Job summary

Up Technologies est une société de conseil spécialisée dans l'électronique et les systèmes numériques, présente à Lyon, Grenoble et Paris. Dans le cadre d’une forte croissance, nous recrutons un ingénieur vérification digitale pour une IP de traitement d’image attendue en 2027, et pour développer les environnements UVM et les campagnes de simulation.

Diplômé d’une école d’ingénieur, vous avez une première expérience en vérification ASIC/IP, maîtrisez SystemVerilog, UVM, Linux et scripting

Qualifications

• Diplômé(e) d’une école d’ingénieur avec spécialisation électronique / microélectronique / architecture des systèmes numériques.
• Première expérience sur un poste similaire dans la vérification digitale.
• Maîtrise de SystemVerilog et des environnements Linux; connaissance en Python souhaitée.

Responsibilities

• Participer à la stratégie de vérification d’IPs digitales complexes.
• Développer et maintenir les environnements de vérification UVM.
• Écrire, exécuter et analyser les campagnes de simulation.
• Développer des séquences de tests et assurer la couverture fonctionnelle.
• Identifier, analyser et suivre les anomalies en collaboration avec les équipes de conception.
• Participer aux revues techniques et échanges avec les équipes internationales.
• Contribuer aux activités de vérification formelle lorsque nécessaire.

Skills

UVM méthodologie

SystemVerilog

Environnements Linux

Scripting (Bash/Shell)

Python

Education

École d'ingénieur, spécialisation électronique / microélectronique / architecture des systèmes numériques

Tools

Cadence

Synopsys

Xcelium

Jasper

Job description

Up Technologies est une société de conseil spécialisée dans l'électronique et les systèmes numériques, présente à Lyon, Grenoble et Paris. Dans le cadre d’une forte croissance, nous recrutons un ingénieur vérification digitale pour une IP de traitement d’image attendue en 2027, et pour développer les environnements UVM et les campagnes de simulation.

Diplômé d’une école d’ingénieur, vous avez une première expérience en vérification ASIC/IP, maîtrisez SystemVerilog, UVM, Linux et scripting