Ingénieur Vérification SoC — Auto & Embarqué

ELSYS Design SA; Vallauris; Sur place; EUR 42 000 - 62 000; Plein temps

Avantages offerts par ce poste

RTT 10 jours

Titre-restaurant

Mutuelle santé

Compte épargne temps

Participation et intéressement

Prime de cooptation 1000-1500€

Prime de vacances

Prime transport 200€ net/an

Résumé du poste

ELSYS Design est une société d’ingénierie spécialisée dans la conception de systèmes électroniques embarqués. Nous accompagnons nos clients dans des secteurs variés et proposons des projets stimulants autour de FPGA, ASIC et SoC.

La mission consiste à prendre en charge la vérification bloc/top level de SoC complexes pour des projets automobiles, avec analyse, plans de vérification, et exécution de tests en UVM/SystemVerilog, puis debug et remontée au designer.

Qualifications

• Maîtrise d'un langage de description RTL (Verilog ou VHDL)
• Connaissance du SystemVerilog et de la méthodologie UVM
• Anglais courant (écrit et oral)

Responsabilités

• Analyser l'architecture et rédiger le plan de vérification bloc (PCIx, DMA, HSM, PMU...)
• Rédiger les plans de test et implémenter/exécuter les testcases en UVM/SystemVerilog ou dirigé (VHDL/C)
• Effectuer le debug et remonter les anomalies au designer

Connaissances

Verilog/VHDL

SystemVerilog

UVM

Anglais courant

Outils

SystèmeVerilog

Description du poste

ELSYS Design est une société d’ingénierie spécialisée dans la conception de systèmes électroniques embarqués. Nous accompagnons nos clients dans des secteurs variés et proposons des projets stimulants autour de FPGA, ASIC et SoC.

La mission consiste à prendre en charge la vérification bloc/top level de SoC complexes pour des projets automobiles, avec analyse, plans de vérification, et exécution de tests en UVM/SystemVerilog, puis debug et remontée au designer.